华大九天拟以不超过2.2亿元收购奇捷科技51%股权
华大九天公告拟出资不超过2.2亿元收购参股公司奇捷科技不超过51%的股权，交易完成后奇捷科技将成为其控股子公司并纳入合并报表。拟签协议约定受让50.3762%股权，转让对价21,883.42万元，分期支付，股权转让协议截至公告日尚未签署。
华大九天公告精选报道
重点报道
APPlace：协同优化器件位置与接入点的布线感知模拟布局
arXiv 原始研究精选报道
ChipAgents 的 Build-A-Chip-Bench 加入 Fireworks 专业智能指数
ChipAgents 官方技术博客精选报道
MOST DISCUSSED / TOP 10
热点榜
过去 48 小时 · 按讨论热度排序
—
最新资讯最新文章
ChipNexus精选AI 评分6666 ChipNexus 推出 NEX Analog Agent，可接入 Virtuoso、Spectre 与 Calibre
ChipNexus 宣布 NEX Analog Agent 可用，为其多智能体平台 NEX 增加模拟设计能力，直接对接 Cadence Virtuoso、Spectre 仿真和 Siemens Calibre 物理验证，沿用客户已安装的 EDA 许可与 PDK。
推荐理由：原文列出模拟智能体在 Virtuoso、Spectre、Calibre 上的具体任务与阶段报告方式，可用于判断现有模拟流程的接入条件。
华大九天供稿精选AI 评分7070 华大九天发布.aix系列EDA智能体及多项工具升级
华大九天在HUG 2026发布AI平台.aix及Custom.aix、FPD.aix、Digital.aix、Manufacture.aix等EDA智能体，并称以安全沙箱和签核计算引擎构成“Design by AI，验证靠签核”方案。
推荐理由：华大九天公布.aix各领域智能体的迭代次数、效率与指标变化，可对照其自述的验证与签核环节。
ChipNexus 官方动态精选AI 评分7272 ChipNexus 发布 NEX v5.81，新增模拟设计智能体模式与错误记忆
ChipNexus 发布 NEX v5.81，新增通过 nex --agent=analog 启用的模拟设计模式，由模拟管理器把项目搭建、原理图、版图、仿真、物理验证和报告分派给 Virtuoso 子智能体。
推荐理由：原文列出模拟设计模式覆盖的 Virtuoso、Spectre、Calibre 环节与验收标准，可用于判断智能体接入模拟流程的边界。
IEEE TCAD精选AI 评分6262 研究提出基于先验知识分解与机器学习优化的毫米波 CMOS 功放全自动原理图与版图设计方法
研究提出一种毫米波 CMOS 功率放大器全自动设计方法，先用先验知识引导的分解把整个电路拆成多个可优化子问题，再借助机器学习辅助优化（MLAO）依次迭代求解。其中多分支 MLAO（MB-MLAO）算法用于片上变压器，以实现宽带匹配和高保真阻抗合成。对覆盖 17–41 GHz 的五个功放设计案例，后版图仿真结果显示该方法在保持较高 PPA 的同时明显加快设计流程。原文仅提供摘要，未给出具体工艺节点、对比基线与量化加速数据。
推荐理由：论文给出毫米波 CMOS 功放的分解式自动化流程，可用于比较机器学习辅助优化与传统固定拓扑设计的差异。
IEEE TCAD精选AI 评分7171 TopoSizing：面向 AMS 电路的 LLM 辅助拓扑理解与尺寸设计框架
研究提出 TopoSizing 端到端框架，直接从原始网表理解模拟与混合信号电路，并把理解结果转化为优化收益。方法先用图算法把电路组织为器件、模块、级的分层表示，再由 LLM 智能体执行假设、验证、修正的迭代循环并做一致性检查，生成显式标注；验证后的洞见通过 LLM 引导的初始采样和停滞触发的信赖域更新接入贝叶斯优化。在 55nm CMOS 工艺的 OTA、FC-OTA、StrongArm 锁存比较器和 LDO 四类真实电路上。
推荐理由：该框架把大模型智能体与贝叶斯优化结合，用于从原始网表理解模拟电路并完成尺寸设计，摘要给出四类电路上的效率与调用次数对比。
已经到底了