华大九天拟以不超过2.2亿元收购奇捷科技51%股权
华大九天公告拟出资不超过2.2亿元收购参股公司奇捷科技不超过51%的股权，交易完成后奇捷科技将成为其控股子公司并纳入合并报表。拟签协议约定受让50.3762%股权，转让对价21,883.42万元，分期支付，股权转让协议截至公告日尚未签署。
华大九天公告精选报道
重点报道
APPlace：协同优化器件位置与接入点的布线感知模拟布局
arXiv 原始研究精选报道
ChipAgents 的 Build-A-Chip-Bench 加入 Fireworks 专业智能指数
ChipAgents 官方技术博客精选报道
MOST DISCUSSED / TOP 10
热点榜
过去 48 小时 · 按讨论热度排序
—
最新资讯最新文章
ChipAgents 官方技术博客精选AI 评分6060 ChipAgents 的 Build-A-Chip-Bench 加入 Fireworks 专业智能指数
ChipAgents 宣布其 Build-A-Chip-Bench 加入 Fireworks 的 Specialized Intelligence Index（SII）。该基准由 ChipAgents 与 NVIDIA 贡献者共同开发，评估 AI 智能体从工作负载规格到 GDS 布局的数字芯片设计流程，任务提供固定接口、开源工具和开源 PDK，智能体可调用独立验证服务但看不到隐藏测试与验证 IP，最终由独立评分器打分。
推荐理由：ChipAgents 公开了从工作负载规格到 GDS 的智能体基准，并给出双门评分与首轮 16.6% 结果，可用于比较全流程评测口径。
ChipNexus精选AI 评分6666 ChipNexus 推出 NEX Analog Agent，可接入 Virtuoso、Spectre 与 Calibre
ChipNexus 宣布 NEX Analog Agent 可用，为其多智能体平台 NEX 增加模拟设计能力，直接对接 Cadence Virtuoso、Spectre 仿真和 Siemens Calibre 物理验证，沿用客户已安装的 EDA 许可与 PDK。
推荐理由：原文列出模拟智能体在 Virtuoso、Spectre、Calibre 上的具体任务与阶段报告方式，可用于判断现有模拟流程的接入条件。
华大九天供稿精选AI 评分7070 华大九天发布.aix系列EDA智能体及多项工具升级
华大九天在HUG 2026发布AI平台.aix及Custom.aix、FPD.aix、Digital.aix、Manufacture.aix等EDA智能体，并称以安全沙箱和签核计算引擎构成“Design by AI，验证靠签核”方案。
推荐理由：华大九天公布.aix各领域智能体的迭代次数、效率与指标变化，可对照其自述的验证与签核环节。
芯华章精选AI 评分6060 芯华章举办Agentic EDA研讨会，六家产业伙伴分享验证实践
芯华章10月19日在深圳举办Agentic EDA数字流程解决方案研讨会，来自CPU、AI芯片、FPGA、存储及通信芯片领域的六家产业伙伴分享了与芯华章合作的验证实践。
推荐理由：六家芯片公司披露芯华章智能体验证工具在真实项目中的周期、报错收敛与回归人工介入数据，可用于对照验证流程的接入条件。
Sigasi 官方动态精选AI 评分6262 Sigasi Visual HDL 2026.5 向 VS Code 中的 AI 智能体开放 MCP 服务器
Sigasi Visual HDL 2026.5 将 Sigasi MCP 服务器开放给在 VS Code 和 Cursor 中运行的 AI 智能体，包括 Claude Code、OpenAI Codex 和 Mistral Vibe。
推荐理由：原文说明 MCP 服务器内置于各版本并列出可接入的智能体与项目级依赖路径改动，可用于比较 HDL 编辑器与 AI 智能体的接入方式。
ChipNexus 官方动态精选AI 评分7272 ChipNexus 发布 NEX v5.81，新增模拟设计智能体模式与错误记忆
ChipNexus 发布 NEX v5.81，新增通过 nex --agent=analog 启用的模拟设计模式，由模拟管理器把项目搭建、原理图、版图、仿真、物理验证和报告分派给 Virtuoso 子智能体。
推荐理由：原文列出模拟设计模式覆盖的 Virtuoso、Spectre、Calibre 环节与验收标准，可用于判断智能体接入模拟流程的边界。
ChipAgents 官方新闻室精选AI 评分7272 
ChipAgents 与 NVIDIA 推出 Build-A-Chip-Bench 端到端芯片设计基准
ChipAgents 与 NVIDIA 合作推出 Build-A-Chip-Bench，用于评估 AI 智能体能否从设计规格一路完成数字 IC 物理实现并得到通过验证的 GDS，覆盖架构、RTL、功能验证、综合、布局布线、时钟树综合、时序与功耗签核及物理验证等环节。
推荐理由：该基准把评估从 RTL 生成延伸到物理实现与签核，其初测结果可用于比较智能体在功能与 PPA 之间的落差。
Synopsys 官方新闻RSS精选AI 评分7070 
Synopsys 与 OpenAI 宣布战略合作，共同开发芯片设计专用模型 GPT-Synopsys
Synopsys 与 OpenAI 宣布签署多年战略合作协议，共同开发芯片设计专用模型 GPT-Synopsys，OpenAI 将授权使用 Synopsys 的 EDA 工具来开发该模型，双方还约定收入分成与联合市场推广。
推荐理由：Synopsys 与 OpenAI 签署多年协议共同开发芯片设计专用模型，原文交代了分工、收入框架与早期客户接洽状态。
Synopsys 官方新闻RSS精选AI 评分7373 
Synopsys 推出 AgentEngineer 长程智能体组合与 Autopilot 平台
Synopsys 宣布推出 AgentEngineer 系列领域长程智能体及底层 Autopilot 平台，覆盖验证、系统验证、实现、模拟、制造与仿真分析等流程。
推荐理由：Synopsys 公布 AgentEngineer 智能体组合与 Autopilot 平台，并列出客户自述的验证、实现与模拟流程收益，可用于比较智能体接入 EDA 流程的方式。
Synopsys 官方新闻RSS精选AI 评分6060 
Synopsys 与台积电合作推进 A14 认证流程与智能体 AI 工作流
Synopsys 宣布与台积电在 A14 设计使能、智能体 AI 工作流、CoWoS 多die 设计与多物理场签核上展开新合作，数字与模拟流程已获 A14 认证。
推荐理由：Synopsys 与台积电公布 A14 认证流程、智能体工作流与 CoWoS 多die 支持，可用于对照先进节点设计接入条件。
ChipAgents 官方新闻室精选AI 评分6060 eMemory 部署 ChipAgents 验证 NeoFuse NVM IP，数据手册分析与测试平台搭建工时减少约 80%
eMemory 部署 ChipAgents 的智能体工作流，用于 NeoFuse 一次性可编程 NVM IP 的功能模型验证，把数据手册分析与验证测试平台搭建的工程投入从估计的四天缩短到五小时，降幅约 80%。
推荐理由：eMemory 在 NeoFuse NVM IP 上部署 ChipAgents 的验证流程，并给出人工工时、测试向量与覆盖率的变化数据，可作为智能体接入 IP 验证的客户案例参考。
合见工软精选AI 评分7272 合见工软发布UniVista Verification GOAT验证智能体工具包
合见工软在2026 IDAS设计自动化产业峰会上发布UniVista Verification GOAT，包含面向软件仿真、验证调试与根因分析、回归测试管理、硬件仿真与FPGA原型验证的四类专业Agent，可独立使用或组合，并支持通过开放接口接入客户自有Agent。
推荐理由：合见工软发布验证智能体家族，公开四类Agent分工、工具反馈闭环与两项自测结果，可用于比较验证流程的接入方式。
ChipNexus 官方动态精选AI 评分6262 ChipNexus 发布 NEX v5.61，改进仓库导航与 EDA 工具结果呈现
ChipNexus 发布 NEX v5.61，新增仓库级 grep 和 glob 工具，让智能体在遵循嵌套 .gitignore 规则的前提下检索大型代码库，并优先处理近期修改的文件。
推荐理由：原文列出仓库级检索、EDA 工具结果结构化与缓存改进，可用于比较智能体接入现有 RTL 与验证流程的条件。
ChipNexus 官方动态精选AI 评分6565 ChipNexus 发布 NEX v5.55，新增自定义技能与 EDA 环境解析
ChipNexus 发布 NEX v5.55，新增自定义技能、近乎无限的会话和更强的 EDA 环境识别能力。自定义技能遵循开放的 Agent Skills 规范，以 SKILL.md 组织，可附带脚本与模板；会话通过把较早的对话压缩成模型撰写的摘要来延续，完整对话保存在无损归档中。
推荐理由：原文列出 NEX v5.55 的自定义技能、上下文压缩与 EDA 环境解析能力，可用于评估智能体接入现有工具链的条件。
Real Intent 官方动态精选AI 评分6262 Real Intent 发布 Riven 签核 AI 智能体，称签核提速最高 10 倍
Real Intent 发布 Riven 签核 AI 智能体，称可在其全部静态签核工具流程中把签核提速最高 10 倍。该智能体基于生成式与智能体 AI，提供工具知识查询、违例分析与优先级排序、错误根因定位及修复建议，工程师可修改或采纳建议后再运行签核工具。
推荐理由：厂商自述称该智能体覆盖静态签核的知识查询、违例排序与根因调试，可观察AI如何接入签核流程。
ChipNexus 官方动态精选AI 评分6767 Primis AI 更名 ChipNexus 并推出智能体芯片设计平台 NEX
Primis AI 宣布更名为 ChipNexus，并推出面向半导体与硬件设计的智能体 AI 平台 NEX。NEX 可生成与重构 RTL、分析原理图、配置并运行数字与模拟仿真、排查验证失败，以及编排综合与物理设计工具，并接入现有 EDA 环境、代码仓库、自动化脚本与 CI/CD。
推荐理由：官方公告列出 NEX 可编排的 RTL、仿真、验证与综合环节，并给出独立评测中双核处理器的实现与验证案例。
Silicon Integration Initiative精选AI 评分6262 Si2 发布 LBC-bench 公开榜单，评测 LLM 在芯片设计与验证任务上的表现
Si2 宣布上线 LBC-bench，这是一个公开、开源的榜单，用于追踪大语言模型和 AI 智能体在半导体设计与验证任务上的表现，网站代码已在 GitHub 开源。
推荐理由：Si2 以联盟形式推出公开榜单，把 LLM 在芯片设计与验证任务上的评测数据与网站代码一并开源，便于复现与横向比较。
ChipNexus 官方动态精选AI 评分6060 ChipNexus 发布 NEX v5.48，扩展无头执行与仿真覆盖率分析
ChipNexus 发布 NEX v5.48，将 NEX 从交互式工程助手扩展为可嵌入自动化流程的平台。新版本扩展无头执行能力，支持基于策略的审批控制、结构化 JSON 输出和工作区安全自动执行，并新增带实时日志流式输出的 simulate 工具。
推荐理由：NEX v5.48 把交互式工程助手扩展为可嵌入 CI 的无头执行平台，并新增仿真与覆盖率分析能力。
Silicon Integration Initiative精选AI 评分6262 Si2 发布 CVDP 1.1.0 基准，新增面向 AI 智能体的评测改进
Si2 发布开源基准 CVDP 1.1.0，针对 AI 智能体改进评测框架。该版本采用 cocotb、Yosys、IVerilog 的稳定版本，cocotb 2.x 有望支持更多开源与商业仿真器，框架内新增使用 Claude Code 运行评测的初始设置，并增加来自 40 多个开源仓库的 100 个数据点，含人工植入缺陷和更大规模问题。
推荐理由：CVDP 1.1.0 的更新清单可用于比较面向 AI 智能体的 RTL 基准在工具版本与数据规模上的变化。
ChipAgents 官方技术博客精选AI 评分6060 
ChipAgents 发布首个芯片设计智能体模型 Renoir
ChipAgents 发布首个面向芯片设计的智能体大模型 Renoir，基于开源权重 MoE 大模型微调，可在气隙本地环境部署。官方称在覆盖 RTL 生成、缺陷定位与规格到代码实现的内部芯片设计基准上，Renoir 超过其基座模型、接近 Claude Opus 4.6，成本降低一半以上。团队表示该模型在数据、时间和算力受限预算下训练，属于一次试水，后续将扩大数据集和训练规模。
推荐理由：ChipAgents 公布 Renoir 的微调来源、内部基准覆盖任务与成本对比，可了解其自评口径与本地部署条件。