华大九天拟以不超过2.2亿元收购奇捷科技51%股权
华大九天公告拟出资不超过2.2亿元收购参股公司奇捷科技不超过51%的股权,交易完成后奇捷科技将成为其控股子公司并纳入合并报表。拟签协议约定受让50.3762%股权,转让对价21,883.42万元,分期支付,股权转让协议截至公告日尚未签署。
华大九天公告精选报道
华大九天公告拟出资不超过2.2亿元收购参股公司奇捷科技不超过51%的股权,交易完成后奇捷科技将成为其控股子公司并纳入合并报表。拟签协议约定受让50.3762%股权,转让对价21,883.42万元,分期支付,股权转让协议截至公告日尚未签署。
华大九天公告精选报道
arXiv 原始研究精选报道
ChipAgents 官方技术博客精选报道
MOST DISCUSSED / TOP 10
过去 48 小时 · 按讨论热度排序
—
CHIPS Alliance 成员 Antmicro 介绍了在 VeeR EL2 32 位 RISC-V 核中实现双核锁步(DCLS)的方法,该功能为可选、默认关闭,启用后会实例化一个延迟可配置的 Shadow Core 并与主核比对输出。
推荐理由:CHIPS Alliance 成员 Antmicro 说明 VeeR EL2 双核锁步的可选配置、寄存器监控与 cocotb/PyUVM 验证流程,可供安全关键设计参考。
CHIPS Alliance 介绍如何用数字设计聚合框架 Topwrap 搭配 RISC-V 参考 SoC Guineveer,组装、扩展并测试自定义 SoC。
推荐理由:原文以 Guineveer 参考 SoC 为例,展示用 Topwrap 的 YAML 描述增删 IP 并接入 Renode、Verilator 与 FPGA 测试的流程。