
思尔芯以数字前端EDA全流程方案推动芯片设计左移与RISC-V生态落地
思尔芯以“聚力生态、左移周期、提前闭环”为核心战略,构建覆盖芯神匠架构设计、芯神驰软件仿真、芯神鼎硬件仿真、芯神瞳原型验证、芯神觉数字调试及EDA云平台的数字前端全流程方案。
NEWS / 动态
按时间浏览,使用右上角筛选切换领域。

思尔芯以“聚力生态、左移周期、提前闭环”为核心战略,构建覆盖芯神匠架构设计、芯神驰软件仿真、芯神鼎硬件仿真、芯神瞳原型验证、芯神觉数字调试及EDA云平台的数字前端全流程方案。
Arm 介绍其 AGI CPU 如何支撑大规模智能体 AI 工作负载:该 CPU 以每核更高的内存与 I/O 带宽、更低 TDP 和更高机架密度,作为 AI 基础设施的编排引擎。
Arm 汇总了5月生态进展:Arm Performix 支持在 Arm Neoverse 平台(含 Google Cloud Arm 实例)上剖析与优化 RAG 流水线;Arm AGI CPU 面向智能体 AI 编排,并与 Canonical、Google Cloud 扩展全栈支持。

UCIe 联盟将参加 2 月 17-19 日在圣克拉拉会议中心举办的 Chiplet Summit,并扩大参与规模,赞助多场活动。联盟主席 Debendra Das Sharma 将发表主题演讲,介绍 UCIe 3.0 规范及裸片间互连标准的采用收益;Intel 与 Cadence 成员将分享互操作性案例。