
在 ITC 2026 上了解更智能的 In-System Test 验证方法
西门子将在 ITC 2026 展台演示其 In-System Test 验证方法,把 Tessent 实现与 Questa One、Veloce CS 验证技术连成可扩展的分阶段流程。
NEWS / 动态
按时间浏览,使用右上角筛选切换领域。

西门子将在 ITC 2026 展台演示其 In-System Test 验证方法,把 Tessent 实现与 Questa One、Veloce CS 验证技术连成可扩展的分阶段流程。
Siemens EDA 与 Wilson Research Group 发布 2026 功能验证研究结果,IC/ASIC 受访者中报告首次流片成功的比例从 2024 年的 14.4% 降至 2026 年的 5%。研究以四份专题白皮书、一份方法论参考论文和一份功能验证数据图集发布,作者 Harry Foster 认为复杂度本身已发生变化,验证对象更多是含嵌入式软件、安全与保障要求的处理器密集、加速类系统,失效面扩展到固件、安全、功耗、时钟、时序等系统级问题。

广立微在IDAS 2026设计自动化产业峰会上集中亮相多款新品,覆盖智能良率溯因Agent、可测试性设计智能体平台与硅光实测数据分析等方向,并承办制造与良率工程分论坛。其QuanTest YAD在第三届“中国芯”EDA专项颁奖中获“金口碑产品奖”。公司同时展示全流程EDA工具、DATAEXP大数据分析平台与AI智能体,分享软硬件一体化良率解决方案。

广立微宣布QuanTest-YAD良率感知大数据诊断分析平台已通过行业头部Fab功能与性能双重认证,并在多家顶级Fabless商用落地。该平台打通DFT诊断数据与YMS良率管理系统,融合AI算法实现数据解析、根因定位与PFA候选点推荐的全流程自动化分析。

中国科学院计算技术研究所处理器芯片全国重点实验室的三篇论文被第 57 届 IEEE 国际测试会议 ITC 2026 接收,其中两篇为长文。E-ATPG 提出基于 E-graph 的可测试性感知逻辑重构框架,在保持逻辑功能等价的前提下重构电路结构,以优化 ATPG 搜索空间;另一篇提出基于逻辑综合中间表达的测试点插入框架,实验称相较商用工具的门级和 RTL 方法可用更少测试点提升可测试性,并相比门级方法减少面积开销、改善时序。
Agnisys 宣布将在 7 月 27–29 日于长滩举行的 DAC 2026 上展示 IDS-AI、IDS-NoC 及先进 DFT 自动化。IDS-AI 是理解芯片设计意图、覆盖从黄金规范到 RTL 签核全流程的智能体 AI 框架;IDS-NoC 自动生成可扩展、无死锁的开放 SystemVerilog NoC RTL。

深维科技在6月27日北京举行的第三届“风云论坛”暨CCF工业控制计算机专委会四十周年活动上,介绍了其FPGA抗辐射可靠性加固工具链的最新进展。该工具链以故障注入、故障分析、智能设计加固为核心,可在设计阶段模拟故障影响、分析传播路径与敏感模块,并已与行业头部客户开展应用部署。公司还提出以FPGA动态重构、资源池化与虚拟化分区为核心的星载异构计算路线,目前已在SAR算法硬件加速领域实施。

EDAA 将 2026 年成就奖授予亚利桑那州立大学 Fulton 微电子学教授 Krishnendu Chakrabarty,以表彰其对复杂集成电路与系统 EDA 及测试方法的贡献。