Silvaco 网络研讨会:用 FTCO™ 代理模型探索 GAA NSFET 设计空间
Silvaco 举办网络研讨会,演示面向 GAA NSFET 的完整 FTCO™ 工作流,覆盖从纳米片形成工艺仿真到器件仿真,并用 Victory DoE 与 Victory Analytics 将少量高保真仿真转化为 AI 代理模型。
NEWS / 动态
按时间浏览,使用右上角筛选切换领域。
Silvaco 举办网络研讨会,演示面向 GAA NSFET 的完整 FTCO™ 工作流,覆盖从纳米片形成工艺仿真到器件仿真,并用 Victory DoE 与 Victory Analytics 将少量高保真仿真转化为 AI 代理模型。

Semiconductor Engineering 圆桌讨论指出,左移正从验证扩展到系统级验证,工具与模型割裂的工作流让已通过验证的组件仍出现 bug 逃逸。Synopsys 的 Frank Schirrmeister 认为智能体 AI 可改善跨学科协调、识别瓶颈并优化工具使用,但无法取代仿真和硬件仿真等基础流程。
Arm 高级验证架构师 Vikash Kumar 独立测试 Claude Opus 5、GPT-5.4 和 GLM-5.2 在 25 个未公开 RTL 设计上生成测试平台的能力,三款模型分别检出 79.2%、76.2% 和 62.8% 的 806 个手工植入功能缺陷。
华大九天公告拟出资不超过2.2亿元收购参股公司奇捷科技不超过51%的股权,交易完成后奇捷科技将成为其控股子公司并纳入合并报表。拟签协议约定受让50.3762%股权,转让对价21,883.42万元,分期支付,股权转让协议截至公告日尚未签署。
推荐理由:公告披露了收购对价、股权比例与奇捷科技财务数据,可用于观察数字逻辑优化工具在国内 EDA 版图中的整合路径。
Agnisys 介绍 IDesignSpec-AI(IDS-AI)中的 SpecCheck 智能体如何检查规格是否达到“黄金规格”要求。该智能体先对规格做规则与 AI 语义分析,覆盖 CSR 模型(如 IP-XACT、SystemRDL),标记矛盾冲突、行为缺失、寄存器与字段错误、术语不一致、时序/复位/顺序问题及多文件间不一致,并通过受人工干预与批准的自校正循环修正。
集微咨询发布《2026年EDA行业研究报告》,覆盖市场规模、成本结构、竞争格局与国产化路径。SEMI数据显示全球电子系统设计产业收入从2025年二季度50.9亿美元升至2026年二季度57.0亿美元,同比增速由8.6%升至12.2%;2024年新思科技、楷登电子、西门子EDA合计占全球EDA市场约74%,中国EDA国产化率已从2018年约6%升至2025年约19%,报告预计2026年向25%迈进。
概伦电子2026年第三季度营业收入1.77亿元,同比增长84.45%,主要来自EDA软件授权及技术开发解决方案业务增长,以及合并锐成芯微、纳能微带来的IP授权和芯片定制收入。年初至报告期末营收4.18亿元,同比增长32.79%,但归母净利润仅66.15万元,同比下降98.42%。NanoDesigner作为唯一原生支持汉擎数据库和hPDK的设计平台,已完成28nm工艺流片验证。

芯和半导体在2026用户生态大会上发布EDA2027版本,新增3DIC PDK和光电联合仿真平台,并将AI for EDA从单点功能推向平台化。
概伦电子在10月28日上海技术研讨会上正式发布PrimAI三层战略,涵盖AI in EDA工具层、Agentic EDA流程层与产业生态层。公司依托并购锐成芯微、纳能微形成EDA+IP双核布局,拥有1000+经硅验证物理IP,覆盖0.18μm-3nm。

Marvell 同意以全股票交易收购 Lumentum,隐含企业价值 1150 亿美元,合并其定制芯片、网络与互连技术与 Lumentum 的激光器、光收发器和光路交换,交易预计 2028 年上半年完成,尚待股东和监管批准。
Si2 在 DAC 年度会员大会上公布年度亮点,包括 LLM Benchmarking Coalition 发布带 CVDP 基准结果的 LBC-bench 榜单,OpenAccess Coalition 宣布 4 个 OA 参考实现和 3 个 OA 扩展版本。

芯行纪与国家集成电路芯火平台(南京)联合主办的数字实现EDA实战沙龙近日在南京举行,围绕国产数字EDA工程实践与AI赋能数字芯片物理实现展开分享。芯行纪技术专家介绍了AI驱动PR流程、AmazeFP自动版图规划与全自研APR工具AmazeSys设计实例,以及AmazeDRCLite+AmazeECO联合方案用于先进工艺DRC/DFM收敛。

Circuit Mind 发布 AVE(Agentic Verification Engine),用于自动审查电路原理图,可检查 ACE 生成的设计,也可检查用常规 ECAD 工具手工绘制的原理图。
从规范自动生成 SystemVerilog 属性仍受限于现有规范质量不足,Synopsys 的 Ravindra Aneja 认为行业尚未达到规范足够好用的程度。

Synopsys、Silvaco、Axiomise与Hiveware专家在Semiconductor Engineering圆桌讨论中指出,AI智能体和数字孪生正让材料、晶体管结构与芯片架构等更多设计选项得以更早探索,但左移并未消除验证瓶颈。
Siemens EDA 在系列文章第三篇中提出,可信的智能体 EDA 工作流应在每一步由确定性的物理 EDA 引擎确认智能体输出,而非只在流程结束时校验。
ChipAgents 撰文介绍其面向回归分诊的 AI 原生根因分析方法,把调试拆成 bug 难度与 bug 数量两个维度,并给出从回归、智能分箱、见证仿真选择、波形重跑到自主 RCA、修复、验证、最终回归的端到端流程。
Cadence 的 Agentic AI Super Agents 面向芯片设计中反复出现的“失败—假设—修改—重跑”协调循环,可跨工具编排多步工程任务、关联证据并提出后续步骤,工程师仍负责定义目标、验证结果与最终签核。
Siemens 将在 11 月 17 日至 18 日举行的 DVCon Europe 2026 上赞助或参与多场教程与技术演讲,覆盖 Agentic AI 加速验证收敛、形式验证、HLS 和软硬件协同验证等主题。
ChipAgents 创始人兼 CEO William Wang 在 Pulse 2.0 访谈中介绍其智能体平台 IC-star,称该引擎整合组织设计知识、跨数字与模拟流程协调智能体与工具、引入功耗性能时序等物理约束,并按任务自动选择模型。
ChipAgents 正在开发 Build-A-Chip-Bench,Nvidia 参与贡献基准套件与评分规则,该基准用开源工具和开源 PDK 评估 AI 智能体从工作负载规格到 GDS 布局完成芯片设计流程的能力。每个设计须通过硬门槛,包括对照隐藏验证 IP 的功能正确性以及可布线性、保持时间和 DRC,通过者再按 PPA 对照任务约束评分。表现最好的智能体在 65% 的任务上通过硬门槛,总体得分 16.6%;前沿智能体在回溯早期决策、优化时保护已有可用行为以及围绕慢速工具运行做规划方面仍有困难。
广立微披露2026年第三季度报告,前三季度营业收入5.82亿元、同比增长36.14%,扣非净利润2150.83万元、同比增长93.60%,第三季度扣非净利润1647.36万元、同比增长35.30%。
ChipAgents 宣布其 Build-A-Chip-Bench 加入 Fireworks 的 Specialized Intelligence Index(SII)。该基准由 ChipAgents 与 NVIDIA 贡献者共同开发,评估 AI 智能体从工作负载规格到 GDS 布局的数字芯片设计流程,任务提供固定接口、开源工具和开源 PDK,智能体可调用独立验证服务但看不到隐藏测试与验证 IP,最终由独立评分器打分。
推荐理由:ChipAgents 公开了从工作负载规格到 GDS 的智能体基准,并给出双门评分与首轮 16.6% 结果,可用于比较全流程评测口径。
ChipNexus 宣布 NEX Analog Agent 可用,为其多智能体平台 NEX 增加模拟设计能力,直接对接 Cadence Virtuoso、Spectre 仿真和 Siemens Calibre 物理验证,沿用客户已安装的 EDA 许可与 PDK。
推荐理由:原文列出模拟智能体在 Virtuoso、Spectre、Calibre 上的具体任务与阶段报告方式,可用于判断现有模拟流程的接入条件。

Agnisys 提出“黄金规范”应作为 SoC 与 IP 架构及预期行为的单一权威来源,供设计、验证、编程、测试等团队共用。其 IDesignSpec-AI(IDS-AI)可处理文本、PDF、HTML、Markdown 等非结构化格式及 SystemRDL、IP-XACT、YAML、XML 等机器可读格式。
华大九天在HUG 2026发布AI平台.aix及Custom.aix、FPD.aix、Digital.aix、Manufacture.aix等EDA智能体,并称以安全沙箱和签核计算引擎构成“Design by AI,验证靠签核”方案。
推荐理由:华大九天公布.aix各领域智能体的迭代次数、效率与指标变化,可对照其自述的验证与签核环节。
ChipAgents 宣布把其智能体 AI 平台扩展至数字与模拟芯片设计,由 IC-star 芯片神经引擎驱动,整合设计知识本体、推理核心、多物理场模型和模型路由四项能力。

合见工软与北京开源芯片研究院在第六届RISC-V中国峰会上展示软硬双线的香山验证方法论:软件侧UVS+、UVD+适配香山平台并与UCAgent智能验证平台打通仿真与智能验证双通道,硬件侧香山·八达岭可扩展智算IP在PD-AS原型验证平台上跑通并现场实机演示。合见工软称联合测试中UVS+针对香山昆明湖架构的单核仿真性能较国际主流竞品提升高达2倍,并获颁香山企业贡献者奖项。
推荐理由:合见工软与开芯院在RISC-V峰会同台展示仿真调试适配、智能验证对接与原型验证跑通三条合作线,可观察国产工具链在香山生态中的接入方式。
芯华章作为可信 Agentic EDA 代表企业亮相中科创达 ThunderWorld 2026 技术战略发布会,首席科学家徐强发表《让自主智能真正值得信任》演讲,分享以可信验证能力赋能自主智能。
慕尼黑工业大学发表论文,为3nm纳米片器件构建神经网络晶体管模型,用于标准单元库表征并与工业标准BSIM-CMG紧凑模型对比。在大量电路上,该模型延迟误差低于0.11%、总功耗误差0.76%,标准单元库表征耗时最多减少8倍。研究还给出神经网络规模与电路仿真精度关系的指导信息。论文以预印本形式发布于arXiv,时间为2026年10月。
Cadence 发布面向芯片设计智能体的领域专用 AI 模型组合 Maestro,称与通用 AI 模型相比结果质量最高提升 30%,同一任务 token 效率最高达 5 倍。
合见工软在第六届 RISC-V 中国峰会芯片设计与验证分论坛上介绍了 UniVista Hybrid Emulation 混合仿真方案,并分享与达摩院玄铁团队合作的玄铁 C930 RISC-V SoC 迁移案例。
Sigasi 发布 23 段短视频、共 7 个章节,演示 Sigasi Visual HDL 在真实 SystemVerilog、Verilog 和 VHDL 代码上的功能,无需安装即可按任意顺序观看。

Rambus 与 ChipAgents 宣布达成战略合作,将在全公司范围部署 ChipAgents 智能体 AI 平台,用于芯片与硅 IP 的设计和验证流程。双方还将结合 Rambus 的半导体与硅 IP 经验及 ChipAgents 工具无关的 AI 原生平台,提升客户在其偏好设计环境中的设计速度与 QoR。Rambus 同时成为 ChipAgents 的战略投资者。

Synopsys 在 NVIDIA GTC Berlin 展示 20 多款 GPU 加速的 EDA 与多物理场方案,现已支持 50 个 NVIDIA CUDA-X 库和框架。
芯华章10月19日在深圳举办Agentic EDA数字流程解决方案研讨会,来自CPU、AI芯片、FPGA、存储及通信芯片领域的六家产业伙伴分享了与芯华章合作的验证实践。
推荐理由:六家芯片公司披露芯华章智能体验证工具在真实项目中的周期、报错收敛与回归人工介入数据,可用于对照验证流程的接入条件。

思尔芯在第六届RISC-V中国峰会上展示了大模型驱动的RISC-V虚拟平台与人机协同调试工作流,该平台可运行固件、引导程序及操作系统,提供处理器、内存、总线、中断及常用外设的仿真环境,并支持断点、观察点、状态检查、执行跟踪及运行状态保存与恢复。
Sigasi Visual HDL 2026.5 将 Sigasi MCP 服务器开放给在 VS Code 和 Cursor 中运行的 AI 智能体,包括 Claude Code、OpenAI Codex 和 Mistral Vibe。
推荐理由:原文说明 MCP 服务器内置于各版本并列出可接入的智能体与项目级依赖路径改动,可用于比较 HDL 编辑器与 AI 智能体的接入方式。

Chipmind 介绍如何用 RTL Canvas 将 IP-XACT 元数据可视化为原理图,并由 Chipmind Agents 在底层执行编辑。以开源 PULPino 打包中 882 行 XML 的 apb_uart 组件为例,画布按总线类型着色、折叠物理端口,代理通过 add_instance、connect 等类型化操作生成结构化增量并以 Visual Diff 呈现。

ChipAgents 被列入 2026 Inc. Power Partner Awards 获奖名单,该奖项表彰为创业者与企业提供关键服务的 B2B 公司。这家 2024 年成立、总部位于圣克拉拉的智能体 AI 平台已部署在 200 多家半导体公司,平台与模型和工具无关,可运行在客户防火墙内。