跳到正文
EDA前沿EDA FRONTIER

EDA日报

EDA前沿

第 9 期03日
十一月本月 3 期
一二三四五六日111月1日 · 第 7 期211月2日 · 第 8 期311月3日 · 第 9 期456789101112131415161718192021222324252627282930
0件大事0个来源0件一手发布约 1 分钟阅读
头条

本期未选出新的重要进展

北京时间 11 月 2 日 08:00 至 11 月 3 日 08:00,已评判的资料中未选出新的 EDA 重要进展。

01

AI+EDA

02

技术与产品

Semiconductor Engineering

UT Austin 提出 APPlace,联合优化模拟布局器件位置与接入点

得克萨斯大学奥斯汀分校发布论文 APPlace,在模拟全局布局阶段联合优化器件位置与接入点(AP)选择,并保留合法化阶段以维持全局布局建立的结构。作者指出,模拟电路的布线引脚是一段延伸的端子金属而非固定点,最佳接入点取决于相连器件的摆放位置,仅优化坐标会让布线器用不到所优化的连接点。在四个真实模拟基准上,APPlace 在相近布局面积下取得优于代表性基线的整体后布局性能;消融实验显示,去掉 AP 联合优化会使 OTA 基准的 CMRR 最多下降 13 dB,比较器延迟增加 23%。

03

产业与公司

查看本期全部文章 4 篇 ↗