跳到正文
EDA前沿EDA FRONTIER
slang SystemVerilog编译器发行·· 2026-05-15精选AI 评分60

技术与产品 / 摘要阅读

slang SystemVerilog 编译器发布 v11.0

v11.0

AI 导读 · 根据来源整理

slang SystemVerilog 编译器发布 v11.0,新增大量与商业工具非标准扩展兼容的开关,并加入多项 lint 与静态分析告警。该版本还新增 --time-stats、--memory-stats 等选项,语法树更紧凑,大型设计内存占用下降 20-30%。pyslang 绑定按 C++ 命名空间拆分为子模块,ASTVisitor 模板改用 VisitFlags 枚举,属于破坏性变更。

本站目前提供摘要

以上是对来源材料的中文整理,不是完整论文或全文。研究方法、数据与完整论述请到来源页面核对。

前往 slang SystemVerilog编译器发行 阅读原文 ↗

来源:slang SystemVerilog编译器发行 · github.com