西门子推出3D-IC信号完整性统一工作流
热点事件持续更新
西门子推出3D-IC信号完整性统一工作流
1 篇报道1 个报道来源4 小时前更新
先了解这件事
AI 综述
西门子介绍了一套面向3D-IC信号完整性的系统级统一工作流，将多款工具整合进同一环境，覆盖架构探索、电磁提取、通道仿真、协议合规验证到系统级签核。 按西门子的说法，该工作流由Innovator3D IC Integrator负责多裸片架构的快速布局规划与集成，HyperLynx SI/PI负责高速通道与电源完整性仿真，xCalibrate负责自动提取代工厂叠层并生成技术文件，Calibre DESIGNrev负责版图操作与属性标注。 这套方案针对的是chiplet架构下的信号完整性挑战：台积电CoWoS、SoIC，三星I-Cube、X-Cube，以及英特尔EMIB、Foveros等封装技术把计算、存储与I/O裸片集成到同一封装中。上述工具能力来自西门子的介绍，报道未给出具体设计规模、工艺节点或独立验证结果。
AI 根据报道生成 · 3 小时前更新
最新进展11月5日 16:04
3D-IC 信号完整性的系统级保护方法报道时间线
沿着报道，了解事件的不同侧面。
11月5日
- Semiconductor Engineering3D-IC 信号完整性的系统级保护方法
随着芯片行业转向基于 chiplet 的架构，TSMC CoWoS、SoIC、Samsung I-Cube、X-Cube、Intel EMIB 与 Foveros 等封装技术将多颗计算、存储与 I/O 裸片集成到单一封装中，信号完整性随之成为关键设计挑战。
本事件热度走势
- 可比范围当前
- 9
- 可比范围峰值
- 1011月5日 17:00
- 近 24 小时变化
- –
02.557.510
17:0018:0019:00
趋势仅比较持续完整观测到的相同主体，范围可能小于当前热度统计。移动指针或点击图表查看每小时热度；键盘可用左右方向键切换。