内容类型

教程与实践最新动态

可复用的 EDA 方法及工作流。

2 条精选近 30 天 0 条共收录 21 条

6月29日 08:00 更新

6月29日周一第 1–2 条 · 共 2 条

6月29日星期一第 1–2 条 · 共 2 条

08:00
CHIPS Alliance· 08:00精选AI 评分6060
CHIPS Alliance 介绍 VeeR EL2 RISC-V 核双核锁步实现
CHIPS Alliance 成员 Antmicro 介绍了在 VeeR EL2 32 位 RISC-V 核中实现双核锁步（DCLS）的方法，该功能为可选、默认关闭，启用后会实例化一个延迟可配置的 Shadow Core 并与主核比对输出。
技术与产品 #教程/实践 #芯片EDA #RTL/设计
推荐理由：CHIPS Alliance 成员 Antmicro 说明 VeeR EL2 双核锁步的可选配置、寄存器监控与 cocotb/PyUVM 验证流程，可供安全关键设计参考。

3月18日周三

3月18日星期三

08:00
CHIPS Alliance· 08:00精选AI 评分6262
用 Topwrap 与 Guineveer 设计模块化可复用 RISC-V SoC
CHIPS Alliance 介绍如何用数字设计聚合框架 Topwrap 搭配 RISC-V 参考 SoC Guineveer，组装、扩展并测试自定义 SoC。
技术与产品 #教程/实践 #芯片EDA #RTL/设计
推荐理由：原文以 Guineveer 参考 SoC 为例，展示用 Topwrap 的 YAML 描述增删 IP 并接入 Renode、Verilator 与 FPGA 测试的流程。