EDA 周报｜10月26日—11月1日：华大九天发布.aix系列EDA智能体及多项工具升级

头条

华大九天发布.aix系列EDA智能体及多项工具升级

华大九天在HUG 2026发布AI平台.aix及Custom.aix、FPD.aix、Digital.aix、Manufacture.aix等EDA智能体，并称以安全沙箱和签核计算引擎构成“Design by AI，验证靠签核”方案。

华大九天供稿一手原文

本期导读

本周华大九天发布 .aix 系列 EDA 智能体，ChipNexus 的 NEX Analog Agent 则直接对接 Virtuoso、Spectre 与 Calibre，AI 智能体正从演示走向接入既有工具链与签核流程。技术侧，APPlace 提出在全局布局阶段同时优化器件位置与接入点的布线感知模拟布局方法，合见工软与开芯院则展示香山软硬双线验证方法论。

AI＋EDA

本版导读智能体开始接入商用模拟设计与物理验证工具，并出现面向规格到 GDSII 的基准评测，落地方式与验证边界成为关注点。

ChipNexus一手10.27

ChipNexus 推出 NEX Analog Agent，可接入 Virtuoso、Spectre 与 Calibre

ChipNexus 宣布 NEX Analog Agent 可用，为其多智能体平台 NEX 增加模拟设计能力，直接对接 Cadence Virtuoso、Spectre 仿真和 Siemens Calibre 物理验证，沿用客户已安装的 EDA 许可与 PDK。

原文

ChipAgents 官方技术博客一手10.28

ChipAgents 的 Build-A-Chip-Bench 加入 Fireworks 专业智能指数

ChipAgents 宣布其 Build-A-Chip-Bench 加入 Fireworks 的 Specialized Intelligence Index（SII）。该基准由 ChipAgents 与 NVIDIA 贡献者共同开发，评估 AI 智能体从工作负载规格到 GDS 布局的数字芯片设计流程，任务提供固定接口、开源工具和开源 PDK，智能体可调用独立验证服务但看不到隐藏测试与验证 IP，最终由独立评分器打分。

原文

技术与产品

arXiv · 2610.39515（作者未标注）一手10.29

APPlace：协同优化器件位置与接入点的布线感知模拟布局

APPlace 是一个布线感知的模拟布局框架，在全局布局阶段同时优化器件位置与接入点（AP）选择，随后通过合法化阶段保留全局布局建立的结构。作者指出，现有解析布局方法在基于中心的线长代理下只优化器件坐标，把接入点选择留给布线；但模拟电路的布线引脚是一段可延伸的端子金属而非固定点，最佳接入点取决于相连器件的摆放位置，仅优化坐标会针对布线器不会使用的连接点。在四个真实模拟基准上，APPlace 在布局面积相当的情况下取得优于代表性基线的整体后布局性能；消融实验显示，去掉接入点协同优化会使 OTA 基准的 CMRR 最多下降 13 dB，比较器延迟增加 23%。

原文

合见工软一手10.27

合见工软与开芯院在RISC-V峰会展示香山验证方法论

合见工软与北京开源芯片研究院在第六届RISC-V中国峰会上展示软硬双线的香山验证方法论：软件侧UVS+、UVD+适配香山平台并与UCAgent智能验证平台打通仿真与智能验证双通道，硬件侧香山·八达岭可扩展智算IP在PD-AS原型验证平台上跑通并现场实机演示。合见工软称联合测试中UVS+针对香山昆明湖架构的单核仿真性能较国际主流竞品提升高达2倍，并获颁香山企业贡献者奖项。

原文

政策与监管

美国财政部／Federal Register一手10.26

美国财政部拟议对外投资安全规则，将集成电路与先进封装EDA软件列入禁止类技术

美国财政部10月26日发布对外投资安全计划拟议规则，就落实《综合对外投资国家安全法》C编征求意见，意见截止2026年12月7日。规则第851.226条把用于集成电路或先进封装设计的电子设计自动化软件的开发或生产列为禁止类技术，并涵盖前端晶圆制造设备、先进封装设备、DUV与EUV光刻相关物项等。现行规则自2025年1月2日生效以来，财政部已收到约100份半导体和AI领域投资通知。

原文

查看本期全部文章 6 篇 ↗