自动生成属性：方法学插入的挑战
从规范自动生成 SystemVerilog 属性仍受限于现有规范质量不足，Synopsys 的 Ravindra Aneja 认为行业尚未达到规范足够好用的程度。
NEWS / 动态
#原型/仿真
按时间浏览，使用右上角筛选切换领域。
Semiconductor EngineeringAI 评分4040
思尔芯AI 评分4040 
当RISC-V遇上大模型：思尔芯在2026 RISC-V中国峰会展示验证新解法
思尔芯在第六届RISC-V中国峰会上展示了大模型驱动的RISC-V虚拟平台与人机协同调试工作流，该平台可运行固件、引导程序及操作系统，提供处理器、内存、总线、中断及常用外设的仿真环境，并支持断点、观察点、状态检查、执行跟踪及运行状态保存与恢复。
Sigasi 官方动态AI 评分5555 Sigasi 演示 AI 智能体跑完整 HDL 工作流：自报完成后仍有诊断遗留
Sigasi 在 10 月 14 日的线上研讨会中让 AI 智能体（演示用 Claude Code）完成两个 HDL 工程目标，两者都自行结束，但确定性分析仍报出未用信号、generic 映射问题、未约束信号类型和空范围等遗留项。
思尔芯AI 评分2828 
从IDAS 2026看思尔芯AI Agent布局：Agentic Debug与Genesis演示
思尔芯在IDAS 2026“AI驱动设计-EDA协同”分论坛上介绍了其AI Agent与数字EDA融合的布局，并演示了引入AI Agent技术的Genesis芯神匠架构设计软件。该Agent在虚拟原型调试中可自动调用仿真工具，定位OpenSBI固件故障导致的启动异常问题。思尔芯称此次分享与Demo只是其AI战略的“初亮相”，更多AI Agent与数字EDA融合的产品与解决方案蓄势待发。
Chipmind 官方动态AI 评分2222 Chipmind 演示 RTL Canvas：面向芯片设计的生成式 UI
Chipmind 演示了其生成式 UI 产品 RTL Canvas：工程师在现有芯片架构图上画红叉删除模块，AI 智能体 Chipmind John 解析意图、更新 RTL 实现，并以可交互的可视化 diff 返回结果供审批。该演示仅覆盖一个简单示例，Chipmind 称 RTL Canvas 旨在让团队以架构而非文本提示的方式设计、探索和评审大规模芯片与复杂 SoC，更多能力仍在开发中。
Sigasi 官方动态AI 评分5858 Sigasi 演示四个智能体工作流：用 MCP 校验 AI 生成的 HDL
Sigasi 发布四个演示，展示 Claude Code、Cursor、Copilot 等编码智能体通过 MCP 和 Sigasi CLI 调用其确定性 HDL 分析，用于迭代生成 SDRAM 控制器、修复项目依赖、排查 UVM 测试平台问题和统一格式化 VHDL、Verilog、SystemVerilog 文件。
每日经济新闻AI 评分6060 
月之暗面发布Kimi K3，称48小时自主完成芯片构建优化与验证
月之暗面7月17日凌晨发布Kimi K3，官方称其搭载2.8万亿参数、100万Token上下文，是当前参数体量最大的开源大模型，完整权重将于7月27日前发布。官方表示在连续48小时自主智能体运行中，K3基于开源EDA工具和Nangate 45nm工艺库独立完成芯片的构建、优化与验证，该芯片在100 MHz下完成时序收敛，仿真解码吞吐持续超过每秒8700个Token。
Chipmind 官方动态AI 评分4242 
Chipmind 推出 RTL Canvas：面向芯片设计智能体的生成式 UI
Chipmind 发布 RTL Canvas，称其为芯片设计工程师与 AI 智能体之间的首个双向契约界面，工程师可在 RTL 图上直接绘制架构意图，智能体生成的改动以可视化差异回显。
奇捷科技AI 评分2525 
奇捷科技EasyAI ECO Suite将于1月29日发布，首发三大智能引擎
奇捷科技将于1月29日发布集成AI引擎的智能ECO解决方案包EasyAI ECO Suite，首发AUTO PARTITION智能分区、(I-)LEARNING智能学习与SMART CACHING智能缓存三大引擎。三大引擎已与多家行业领先芯片设计公司完成技术交流与测试验证，发布会将介绍技术细节并展示实测数据对比与现场Demo。
FOSSi FoundationAI 评分2222 
El Correo Libre 第92期：Advent of FPGA 竞赛、COSMIC 安全飞地项目与 FuseSoC 新增 SPDX 支持
Jane Street 工程师 Anish Singhani 发起 Advent of FPGA 竞赛，要求用可综合硬件解决 Advent of Code 2025 题目，提交截止 2026 年 1 月 16 日，奖品含 UltraScale+ FPGA 开发板。