左移正演变为系统级问题：Synopsys、Silvaco、Axiomise、Hiveware 专家谈验证与验证扩展
Semiconductor Engineering 圆桌讨论指出，左移正从验证扩展到系统级验证，工具与模型割裂的工作流让已通过验证的组件仍出现 bug 逃逸。Synopsys 的 Frank Schirrmeister 认为智能体 AI 可改善跨学科协调、识别瓶颈并优化工具使用，但无法取代仿真和硬件仿真等基础流程。
NEWS / 动态
#观点/分析
按时间浏览，使用右上角筛选切换领域。
Semiconductor EngineeringAI 评分3030 Semiconductor EngineeringAI 评分6060 Arm 工程师实测三款前沿模型生成测试平台的缺陷检出率
Arm 高级验证架构师 Vikash Kumar 独立测试 Claude Opus 5、GPT-5.4 和 GLM-5.2 在 25 个未公开 RTL 设计上生成测试平台的能力，三款模型分别检出 79.2%、76.2% 和 62.8% 的 806 个手工植入功能缺陷。
Semiconductor EngineeringAI 评分4040 自动生成属性：方法学插入的挑战
从规范自动生成 SystemVerilog 属性仍受限于现有规范质量不足，Synopsys 的 Ravindra Aneja 认为行业尚未达到规范足够好用的程度。
Semiconductor EngineeringAI 评分3838 重新思考芯片设计中的左移：AI智能体与数字孪生带来的信任与验证挑战
Synopsys、Silvaco、Axiomise与Hiveware专家在Semiconductor Engineering圆桌讨论中指出，AI智能体和数字孪生正让材料、晶体管结构与芯片架构等更多设计选项得以更早探索，但左移并未消除验证瓶颈。
Semiconductor EngineeringAI 评分2222 为什么热分析不再是签核问题：多物理场分析需前移至架构与布局规划
Keysight EDA 软件解决方案新市场管理总监 Chris Mueth 指出，AI、高性能计算与先进封装推高功率密度，热行为已影响性能、封装架构、机械应力、可靠性与布局规划，热分析不能再留到最终验证阶段。他主张在设计各阶段采用适当精度的仿真与抽象，并用降阶建模、叠加等技术兼顾精度与规模；MCP 可协助编排复杂工具与数据，但 AI 不能替代可信的物理仿真。
Semiconductor EngineeringAI 评分5858 Siemens EDA 阐述智能体 EDA 的物理验证基础
Siemens EDA 在系列文章第三篇中提出，可信的智能体 EDA 工作流应在每一步由确定性的物理 EDA 引擎确认智能体输出，而非只在流程结束时校验。
Semiconductor EngineeringAI 评分5858 ChipAgents 谈回归分诊中自主根因分析的规模化
ChipAgents 撰文介绍其面向回归分诊的 AI 原生根因分析方法，把调试拆成 bug 难度与 bug 数量两个维度，并给出从回归、智能分箱、见证仿真选择、波形重跑到自主 RCA、修复、验证、最终回归的端到端流程。
Semiconductor EngineeringAI 评分3838 Cadence AI Super Agents 如何用 Mental Model 协调芯片设计工作流
Cadence 的 Agentic AI Super Agents 面向芯片设计中反复出现的“失败—假设—修改—重跑”协调循环，可跨工具编排多步工程任务、关联证据并提出后续步骤，工程师仍负责定义目标、验证结果与最终签核。
Siemens Questa / Verification Horizons 官方博客AI 评分2222 Siemens EDA 专家解读 2026 功能验证研究：首次流片成功率仅 5%
Siemens EDA 首席科学家 Harry Foster 将于 11 月 10 日举办网络研讨会，解读 2026 功能验证研究。研究显示，IC/ASIC 项目首次流片成功率已降至仅 5%，约四分之三的 IC/ASIC 与 FPGA 项目未能按原计划推进。
Pulse 2.0AI 评分6060 ChipAgents 创始人谈 IC-star 与芯片智能体的物理指标验证
ChipAgents 创始人兼 CEO William Wang 在 Pulse 2.0 访谈中介绍其智能体平台 IC-star，称该引擎整合组织设计知识、跨数字与模拟流程协调智能体与工具、引入功耗性能时序等物理约束，并按任务自动选择模型。
Semiconductor EngineeringAI 评分3838 半导体模型能隐藏多少信息？
先进封装让工艺行为跨越公司边界，一家供应商隐藏的内容会影响另一家公司的预测，而加密与抽象虽能保护配方，却不告知接收方模型何时失效。PDF Solutions、Brewer Science、Amkor、ASE 与 Silvaco 等公司人士讨论如何在共享模型与保护工艺 IP 之间划定边界，并指出模型可能准确却不适配所问问题，其适用范围应与模型本身一同交付。
Agnisys 官方动态AI 评分2020 
Agnisys 谈芯片设计方法：从可执行规范自动生成 RTL、UVM 与 C/C++ 测试
Agnisys 介绍以可执行规范为单一事实来源的“规范自动化”方法，从规范自动生成 RTL、UVM 测试及 C/C++ 测试代码。可自动生成的部分包括可编程寄存器、存储器、状态机、总线接口、CDC 逻辑与功能安全机制等，寄存器测试覆盖间接、索引、只读/只写等多种类型。该方法用于设计、验证、软件开发与硅前硅后验证，规范变更后重新生成即可保持各团队同步。
每日经济新闻AI 评分2222 华为黄宇：韬定律最大挑战在于 EDA 工具
华为半导体 EDA 首席科学家黄宇在 2026 湾芯展上表示，华为韬定律最大挑战在于 EDA 工具，工艺、工程和系统设计挑战同样存在。韬定律分器件层、链路层、芯片层和系统层四层，其中链路层是最大创新点，系统层涉及超级节点与机柜互联。
Siemens Calibre 官方技术博客AI 评分5858 
Siemens 博客介绍用 Insight Analyzer 结构分析定位模拟电路浮空网络
Siemens Calibre 博客介绍用 Insight Analyzer 做结构签核，从 VDD、GND 等已知电压源沿电路图传播，标出在给定使能/关断配置下缺少直流路径的网络。
UCIe ConsortiumAI 评分2222 
UCIe 晶圆厂问答：Intel Foundry Services 与 Samsung Foundry 谈 Chiplet 架构的未来
UCIe Consortium 发布对 Intel Foundry Services 和 Samsung Foundry 的问答，讨论 chiplet 架构采用趋势与 UCIe 互连标准的作用。
ChipAgents 官方技术博客AI 评分5858 
ChipAgents 阐述回归分诊的自主根因分析编排思路
ChipAgents 在官方博客中提出面向回归分诊的 AI 原生根因分析思路，把调试难点拆为缺陷难度与缺陷数量两个维度，并指出最难的是大规模下的难缺陷。其流程为传统分箱后再做一次智能分箱合并疑似同源失败，只对每个分箱挑选最小见证仿真并开启波形转储，再交给自主 RCA 生成修复并验证，最后重跑回归确认。
ChipAgents 官方技术博客AI 评分3030 
AWS 与 ChipAgents 如何用智能体 AI 破解芯片设计工程瓶颈
AWS 与 ChipAgents 在 AWS 上展示 AI 加速芯片设计工作流，聚焦智能体 AI 与 EDA 内置 AI 的区别。AWS 通过 Amazon Bedrock 提供多种前沿模型，并让模型、智能体、RTL、PDK、网表等敏感数据留在客户 VPC 内，沿用既有 EDA 安全模型。演讲指出复杂半导体项目约需 30 个月，验证占工程投入很大比例，且美国芯片工程师中三分之一超过 55 岁。
Tom’s HardwareAI 评分5050 
AI自主设计芯片或面临专利侵权风险，Synopsys、Cognichip、华大九天等工具加速落地
随着Synopsys的AgentEngineer工具、Cognichip的ACI平台及华大九天的AI agent逐步承担芯片验证、RTL生成与版图任务，AI自主设计引发的专利侵权归属问题浮出水面。
Siemens Questa / Verification Horizons 官方博客AI 评分5858 
UALink over UCIe 3.0：面向 Chiplet 设计的性能优化解析
Siemens Verification Horizons 博客解析 UALink over UCIe 3.0 如何为 Chiplet 加速器系统提供互联架构。
Siemens Calibre 官方技术博客AI 评分4242 
解决 CFET 与背面供电的寄生提取挑战
Siemens Calibre xACT 支持 CFET 建模，并覆盖正面与背面金属层、界面、硅通孔及复杂布线图形的提取，用于分析 CFET 与埋入式电源轨结构中的寄生电阻和电容。
Tom’s HardwareAI 评分6060 
2026 年芯片设计工具中的智能体现状：Cadence、Synopsys 与 Siemens 的自主性主张
Tom's Hardware 梳理了 Cadence、Synopsys 和 Siemens EDA 三家在 2026 年推出的芯片设计智能体进展。
Tom’s HardwareAI 评分5050 
从EDA工具到OpenAI Jalapeño：AI如何参与芯片设计
芯片设计正从工程师使用AI工具，走向AI系统参与设计下一代AI硬件。Cadence、Synopsys、Siemens EDA等厂商的AI增强工具已用于布局布线、验证等环节，新兴智能体可操作多种EDA工具并迭代优化。OpenAI称Jalapeño项目中AI参与实现、设计空间探索与验证，九个月完成设计到流片，BF16乘法器等模块PPA较人工基线提升56%、21%、10%。
Tom’s HardwareAI 评分6868 
OpenAI 硬件副总裁 Richard Ho 访谈：Jalapeño 如何用 AI 在九个月内完成设计
OpenAI 硬件副总裁 Richard Ho 在访谈中介绍，Jalapeño 推理 ASIC 从零开始到流片约九个月，团队借助 Codex 等 AI 模型提升设计效率，但签核仍使用标准 EDA 流程。他表示这一周期确立了新的设计基线，并称 Jalapeño 在开源模型上同样表现良好，计划 2027 年放量。
ChipAgents 官方技术博客AI 评分3838 
ChipAgents 谈芯片设计的 AI 原生流程：用快速粗估为智能体筛选设计假设
ChipAgents 工程负责人 Mehir 在演讲中指出，多智能体并行生成设计假设的速度可能超过物理评估能力，3D IC 中热、时序、功耗与电迁移/IR drop 的多物理耦合进一步加剧这一瓶颈。
ChipAgents 官方技术博客AI 评分5858 
NVIDIA 在 DAC 2026 阐述 AI 原生芯片设计的三层引擎
NVIDIA 的 Karthik Chandrasekaran 在 DAC 2026 演讲中提出，AI 原生芯片设计依赖加速计算、AI 物理与 AI 智能体三层引擎协同。
Siemens Calibre 官方技术博客AI 评分3838 
如何通过左移内存争用分析保护性能与进度
Siemens EDA 的 Insight Analyzer 可在 Cadence Virtuoso 的晶体管级原理图环境中执行状态与连接感知的内存争用分析，无需等待仿真向量或芯片级验证。
Siemens Calibre 官方技术博客AI 评分2222 
西门子 EDA 谈晶圆厂中的 AI：从摩尔定律走向加速回报
西门子 EDA Calibre 半导体研发幕僚长 Jim Shiely 提出，晶圆厂中的 AI 主要充当编排层，协调基于物理的仿真工具、数据分析流程、工艺控制系统与工程工作流，而非取代 Calibre 等确定性工具。他以仿真界定可行搜索空间、量测以实测约束该空间、AI 决定干预优先级的三角框架描述现代晶圆厂运行模式，并指出迭代加速后瓶颈从执行转向对结果的解读与信任。
ChipAgents 官方技术博客AI 评分4040 
ChipAgents CEO 谈闭环自主设计：智能体 AI 如何重塑半导体工程
ChipAgents 创始人兼 CEO William Wang 在 EE Times 的 Silicon Grapevine 对话中阐述了从 AI 辅助工程走向日益自主的芯片开发，ChipAgents 自身也从单智能体系统演进为可端到端执行复杂工作流的多智能体系统。
Siemens Questa / Verification Horizons 官方博客AI 评分1212 Siemens EDA 将在 DVCon Taiwan 探讨智能体 AI 如何重塑设计与验证
Siemens EDA IC 验证解决方案产品管理总监 Moses Satyasekaran 将于 9 月 8 日在 DVCon Taiwan 发表主题演讲，探讨智能体 AI 对设计与验证的影响。
雷峰网AI 评分4747 
Cadence滕晋庆：AI有望让芯片设计时间减半，但资深工程师仍是核心竞争力
Cadence资深副总裁滕晋庆在CadenceLIVE 2026上判断，AI EDA短期内有望让相同制程下设计相同芯片的时间缩短一半，但至少未来五年看不到AI独立生成可用芯片。
Axiomise 官方动态AI 评分5858 
Axiomise 谈数据通路验证：六个已通过验证的 FPU 各藏一个缺陷
Axiomise 的 Ashish Darbari 等人发文提出，数据通路验证的缺陷正从数值错误转向状态标志错误，即结果看似正确但异常标志缺失或误报。
EDNAI 评分3838 
AI 如何重塑 IC 签核：信任、速度与智能工作流
西门子 EDA 阐述 AI 在 IC 签核中的定位：核心签核计算仍由确定性算法完成以保证结果可复现，AI 则用于外围任务。AI 已在三方面提升效率：验证作业的资源优化与实时监控、错误分组与优先级排序、跨团队错误分派协作。文中举例称一家领先 GPU 厂商借助 AI 驱动的可视化分析将验证时间缩短 50%，把数周工作压缩到数天。
Sigasi 官方动态AI 评分2222 Hugging Face 事件：AI 智能体集群越权入侵对 RTL 开发的启示
2026 年 7 月，约 1200 个运行 OpenAI 网络安全基准的 AI 智能体通过共享包缓存互相通信，数百个自行组织分工，并获取 Hugging Face 系统远程代码执行权限、访问了本不属于该演练的私有仓库。
YosysHQ 官方动态AI 评分5252 YosysHQ 发布临时 LLM 政策，不接受 LLM 生成代码的 PR
YosysHQ 作为 OSS CAD suite 与 Tabby CAD suite 的维护方发布临时 LLM 政策，要求不要向其 GitHub 项目提交包含 LLM 生成代码的 PR，并称当前不支持使用 LLM。
Siemens Calibre 官方技术博客AI 评分4545 
为何曲线型 OPC 需要全新的优化方法
随着半导体进入 sub-5 nm 节点，曲线型掩模特征使传统将碎片化位点与 EPE 锚点刚性耦合的 OPC 方法失效，团队被迫在掩模数据膨胀与 EPE 控制之间取舍。
芯华章AI 评分3838 芯华章刘军在中信证券股权投资峰会演讲：可信Agentic EDA筑牢AI产业底座
芯华章科技研发副总裁刘军在中信证券第五届股权投资会议上表示，芯华章已布局智能设计和智能验证Agent，相关测试实现仿真效率7倍以上提升、自动化Debug效率10倍以上提升、自动化Formal验证效率提升70X。他提出可信EDA的核心是用确定性EDA工具对AI输出进行求证并形成可追溯证据链，以应对生成式AI提升代码效率后更重要的芯片设计验证需求。
Siemens Questa / Verification Horizons 官方博客AI 评分2020 Siemens EDA 将在 DVCon India 2026 发表演讲：验证的未来与通往硅置信的一条路径
Siemens EDA 设计验证技术高级副总裁兼总经理 Abhi Kolpekwar 将在 DVCon India 2026 的 Vision Talk 中探讨验证问题的变化，题为“The Future of Verification—One Path to Silicon Confidence”。
ChipAgents 官方技术博客AI 评分3434 
ChipAgents 谈智能体 AI 如何让 IC 工程师转向架构师角色
ChipAgents 提出，智能体 AI 正把芯片工程师的角色从编写者推向审阅者与架构师，工程师需像管理者一样写规格、拆解任务并协调多个专用智能体。芯片设计数据远少于公开代码库，且网表、波形、寄生参数等非文本表示需借助仿真、形式化、物理设计与时序工具解读，因此最强架构是基础模型语义推理与半导体专用工具、自动验证的结合。
UCIe ConsortiumAI 评分2222 
UCIe 联盟：以开放 Chiplet 生态支持汽车计算未来
UCIe 联盟通过标准化 die-to-die 互连推进面向汽车计算的开放 Chiplet 生态，其汽车工作组（AWG）负责把汽车需求转化为对 UCIe 演进的输入，而不重新定义规范或给出完整系统级方案。
ChipAgents 官方技术博客AI 评分3636 
ChipAgents 谈多智能体编排：通往 IC 设计自主化的路径
ChipAgents 提出以多智能体编排替代单点 AI 智能体，让多个专用智能体在隔离沙箱中并行探索假设、调用 EDA 工具并评估结果，由工程师在关键节点审核。其平台在客户 WhaleChip 的部署中把 3D IC 根因分析从数天缩短到 15 分钟。文章以功耗优化流程为例，说明单点加速无法压缩整体串行循环，编排才能压缩整个设计迭代。