概伦电子发布PrimAI战略，以EDA+IP双核底座推进国产半导体生态
概伦电子在10月28日上海技术研讨会上正式发布PrimAI三层战略，涵盖AI in EDA工具层、Agentic EDA流程层与产业生态层。公司依托并购锐成芯微、纳能微形成EDA+IP双核布局，拥有1000+经硅验证物理IP，覆盖0.18μm-3nm。
NEWS / 动态
#芯片EDA
按时间浏览，使用右上角筛选切换领域。
概伦电子供稿AI 评分4242
ChipAgents 官方技术博客精选AI 评分6060 ChipAgents 的 Build-A-Chip-Bench 加入 Fireworks 专业智能指数
ChipAgents 宣布其 Build-A-Chip-Bench 加入 Fireworks 的 Specialized Intelligence Index（SII）。该基准由 ChipAgents 与 NVIDIA 贡献者共同开发，评估 AI 智能体从工作负载规格到 GDS 布局的数字芯片设计流程，任务提供固定接口、开源工具和开源 PDK，智能体可调用独立验证服务但看不到隐藏测试与验证 IP，最终由独立评分器打分。
推荐理由：ChipAgents 公开了从工作负载规格到 GDS 的智能体基准，并给出双门评分与首轮 16.6% 结果，可用于比较全流程评测口径。
ChipAgents 官方新闻室精选AI 评分7272 
ChipAgents 与 NVIDIA 推出 Build-A-Chip-Bench 端到端芯片设计基准
ChipAgents 与 NVIDIA 合作推出 Build-A-Chip-Bench，用于评估 AI 智能体能否从设计规格一路完成数字 IC 物理实现并得到通过验证的 GDS，覆盖架构、RTL、功能验证、综合、布局布线、时钟树综合、时序与功耗签核及物理验证等环节。
推荐理由：该基准把评估从 RTL 生成延伸到物理实现与签核，其初测结果可用于比较智能体在功能与 PPA 之间的落差。
Tom’s HardwareAI 评分5050 
AI自主设计芯片或面临专利侵权风险，Synopsys、Cognichip、华大九天等工具加速落地
随着Synopsys的AgentEngineer工具、Cognichip的ACI平台及华大九天的AI agent逐步承担芯片验证、RTL生成与版图任务，AI自主设计引发的专利侵权归属问题浮出水面。
Synopsys 官方新闻RSS精选AI 评分7070 
Synopsys 与 OpenAI 宣布战略合作，共同开发芯片设计专用模型 GPT-Synopsys
Synopsys 与 OpenAI 宣布签署多年战略合作协议，共同开发芯片设计专用模型 GPT-Synopsys，OpenAI 将授权使用 Synopsys 的 EDA 工具来开发该模型，双方还约定收入分成与联合市场推广。
推荐理由：Synopsys 与 OpenAI 签署多年协议共同开发芯片设计专用模型，原文交代了分工、收入框架与早期客户接洽状态。
Tom’s HardwareAI 评分5050 
从EDA工具到OpenAI Jalapeño：AI如何参与芯片设计
芯片设计正从工程师使用AI工具，走向AI系统参与设计下一代AI硬件。Cadence、Synopsys、Siemens EDA等厂商的AI增强工具已用于布局布线、验证等环节，新兴智能体可操作多种EDA工具并迭代优化。OpenAI称Jalapeño项目中AI参与实现、设计空间探索与验证，九个月完成设计到流片，BF16乘法器等模块PPA较人工基线提升56%、21%、10%。
Synopsys 官方新闻RSS精选AI 评分6060 
Synopsys 与台积电合作推进 A14 认证流程与智能体 AI 工作流
Synopsys 宣布与台积电在 A14 设计使能、智能体 AI 工作流、CoWoS 多die 设计与多物理场签核上展开新合作，数字与模拟流程已获 A14 认证。
推荐理由：Synopsys 与台积电公布 A14 认证流程、智能体工作流与 CoWoS 多die 支持，可用于对照先进节点设计接入条件。
ChipAgents 官方技术博客AI 评分3636 
ChipAgents 谈多智能体编排：通往 IC 设计自主化的路径
ChipAgents 提出以多智能体编排替代单点 AI 智能体，让多个专用智能体在隔离沙箱中并行探索假设、调用 EDA 工具并评估结果，由工程师在关键节点审核。其平台在客户 WhaleChip 的部署中把 3D IC 根因分析从数天缩短到 15 分钟。文章以功耗优化流程为例，说明单点加速无法压缩整体串行循环，编排才能压缩整个设计迭代。
奇捷科技AI 评分2020 
奇捷科技携 EasyAI ECO Suite 亮相 DAC 2026
奇捷科技在 DAC 2026 展示最新技术成果 EasyAI ECO Suite，将 AI 引擎融入 ECO 全流程，贯穿 SYN NETLIST ECO、DFT NETLIST ECO 与 PR NETLIST ECO 各阶段，以三大核心智能引擎针对补丁大小、运行速度与时序精度瓶颈。
CHIPS AllianceAI 评分3030 
CHIPS Alliance 开发者聚焦：Mehdi Saligane 谈 AI 时代重构芯片设计
CHIPS Alliance 开发者聚焦介绍 Mehdi Saligane 的研究：将 AI 辅助设计、开源 EDA、模拟与混合信号自动化、面向 AI 的软硬件协同设计及可信硬件结合，目标是让定制芯片更自动化、可复现、更易获取。
Synopsys 官方新闻RSSAI 评分5858 
Synopsys 在 2026 DAC 展示智能体 AI 芯片设计合作
Synopsys 在 2026 DAC Chips to Systems 大会上展示面向芯片与系统设计的智能体 AI 与先进硅设计技术。
SiliconANGLEAI 评分3434 
Synopsys 以协同设计与智能体芯片工作流应对物理 AI 复杂度
Synopsys 创新高级副总裁 Prith Banerjee 在 AMD Advancing AI 活动上表示，公司通过协同设计与多智能体工作流应对物理 AI 时代的芯片设计复杂度。
芯华章AI 评分2222 从卖工具到卖结果，本土EDA在Agentic EDA时代的窗口在哪里？
芯华章转载文章讨论Agentic EDA是否会给本土EDA带来新窗口，判断两种结果都会发生：若只是让AI更方便调用现有EDA工具，Cadence、Synopsys、Siemens三大家大概率更强；若价值从"买工具"转向"买结果"，本土EDA可能首次有机会不再只回答与三大家的差距，而是交付可验收的工程闭环。
NVIDIA 官方动态AI 评分2222 
NVIDIA 如何用 Agent Toolkit 构建可信专用 AI
NVIDIA 介绍其 Agent Toolkit，由 Nemotron 开放模型、NemoClaw 蓝图和 OpenShell 运行时组成，为企业和开发者提供可定制、可控制的专用 AI 智能体基础。
IC Manage 官方动态AI 评分4242 IC Manage GDP-AI 以生成式与智能体 AI 改造 IP 生命周期管理
IC Manage 宣布为 GDP-AI 设计与 IP 管理系统新增生成式与智能体 AI 能力，用 AI 驱动的 IP 打包、IP 支持和 IP 发现流程替代人工，加速系统与半导体公司的 IP 复用。
EE TimesAI 评分5858 
西门子 EDA 推出 Fuse EDA AI 系统与 Fuse EDA AI Agent
西门子 EDA 推出 Fuse EDA AI System 与 Fuse EDA AI Agent，称其通过上下文感知的自然语言界面编排从概念到制造签核的多工具流程。
EDNAI 评分3636 
用AI解决EDA的哪个问题才真正值得？
文章指出Cadence、Synopsys、Siemens EDA三大EDA厂商正把增量启发式包装成“平台AI”，智能体初创公司则主打缓解旧工具使用痛点的copilot，三星、英伟达等芯片设计巨头在自建内部AI栈，而高校与OpenAI、DeepMind等基础模型实验室基本游离于工业实践之外。
IC Manage 官方动态AI 评分5252 
IC Manage 将 GDP-XL 升级为 GDP-AI，加入生成式与智能体 AI 能力
IC Manage 宣布把设计数据与 IP 管理系统 GDP-XL 升级为 GDP-AI，现有客户无需数据迁移或系统停机即可获得生成式与智能体 AI 能力。公告列出四项功能：自然语言界面用于查询设计数据、AI 生成含 GDP 命令的工作流脚本、通过 Model Context Protocol 以只读工具实时访问结构化数据、基于 RAG 的文档语义检索。
芯和半导体精选AI 评分6060 
芯和半导体在DesignCon 2026发布多智能体平台XAI与低频电磁仿真平台Janus
芯和半导体在DesignCon 2026发布多智能体平台XAI与低频电磁仿真平台Janus，并升级“从芯片到系统”全栈EDA方案。XAI集成四大智能体，覆盖系统知识库自然语言交互、电路仿真AI参数优化、AI预测与传统热仿真协同建模、PDK及IP的AI参数化建模。
推荐理由：芯和一次发布多智能体平台XAI与低频电磁仿真平台Janus，并列出全栈工具升级项，可用于对照其系统级EDA布局。
Chipmind 官方动态AI 评分1818 
Chipmind CEO Harald Kröll 在达沃斯 AI House 谈基于 AI 的芯片设计
Chipmind CEO Harald Kröll 在达沃斯 AI House 参加“GenAI is More Than LLMs”专题讨论，介绍 AI 芯片设计如何跨越通用大模型与开发流程之间的“空白地带”。他指出，通用模型能力虽广，但半导体行业的真正加速来自将 AI 原生融入复杂的 EDA 与开发环境，构建面向硬件工作流的设计感知系统。
奇捷科技AI 评分2525 
奇捷科技EasyAI ECO Suite将于1月29日发布，首发三大智能引擎
奇捷科技将于1月29日发布集成AI引擎的智能ECO解决方案包EasyAI ECO Suite，首发AUTO PARTITION智能分区、(I-)LEARNING智能学习与SMART CACHING智能缓存三大引擎。三大引擎已与多家行业领先芯片设计公司完成技术交流与测试验证，发布会将介绍技术细节并展示实测数据对比与现场Demo。