AI+EDA / 摘要阅读
ChipNexus 与普渡 SoCET 评测 NEX 的 RTL 设计能力
Evaluating NEX for RTL Design: A Purdue SoCET Case Study
AI 导读 · 根据来源整理
ChipNexus 与普渡大学 SoCET 团队合作,用从 32 位 ALU 到双核缓存一致 RV32I 处理器的四级任务评测 NEX 的 RTL 设计能力。最复杂设计含 25–30 个 RTL 文件和约 30 个汇编测试程序,人工估计约 100 小时,使用 NEX 后约 2.5–3.5 小时完成,有经验设计者的活跃设计时间降幅在 2.4 倍到 43 倍之间。
本站目前提供摘要
以上是对来源材料的中文整理,不是完整论文或全文。研究方法、数据与完整论述请到来源页面核对。
前往 ChipNexus 官方动态 阅读原文 ↗