Si2 发布年度报告亮点：LBC-bench 榜单、OpenAccess 参考实现与紧凑模型发布
Si2 在 DAC 年度会员大会上公布年度亮点，包括 LLM Benchmarking Coalition 发布带 CVDP 基准结果的 LBC-bench 榜单，OpenAccess Coalition 宣布 4 个 OA 参考实现和 3 个 OA 扩展版本。
NEWS / 动态
#基准测试
按时间浏览，使用右上角筛选切换领域。
Silicon Integration InitiativeAI 评分4040
Pulse 2.0AI 评分6060 ChipAgents 创始人谈 IC-star 与芯片智能体的物理指标验证
ChipAgents 创始人兼 CEO William Wang 在 Pulse 2.0 访谈中介绍其智能体平台 IC-star，称该引擎整合组织设计知识、跨数字与模拟流程协调智能体与工具、引入功耗性能时序等物理约束，并按任务自动选择模型。
Semiconductor EngineeringAI 评分6767 ChipAgents 联合 Nvidia 开发 Build-A-Chip-Bench 芯片设计智能体基准
ChipAgents 正在开发 Build-A-Chip-Bench，Nvidia 参与贡献基准套件与评分规则，该基准用开源工具和开源 PDK 评估 AI 智能体从工作负载规格到 GDS 布局完成芯片设计流程的能力。每个设计须通过硬门槛，包括对照隐藏验证 IP 的功能正确性以及可布线性、保持时间和 DRC，通过者再按 PPA 对照任务约束评分。表现最好的智能体在 65% 的任务上通过硬门槛，总体得分 16.6%；前沿智能体在回溯早期决策、优化时保护已有可用行为以及围绕慢速工具运行做规划方面仍有困难。
ChipAgents 官方技术博客精选AI 评分6060 ChipAgents 的 Build-A-Chip-Bench 加入 Fireworks 专业智能指数
ChipAgents 宣布其 Build-A-Chip-Bench 加入 Fireworks 的 Specialized Intelligence Index（SII）。该基准由 ChipAgents 与 NVIDIA 贡献者共同开发，评估 AI 智能体从工作负载规格到 GDS 布局的数字芯片设计流程，任务提供固定接口、开源工具和开源 PDK，智能体可调用独立验证服务但看不到隐藏测试与验证 IP，最终由独立评分器打分。
推荐理由：ChipAgents 公开了从工作负载规格到 GDS 的智能体基准，并给出双门评分与首轮 16.6% 结果，可用于比较全流程评测口径。
Semiconductor EngineeringAI 评分6767 慕尼黑工业大学用神经网络模型加速3nm纳米片SPICE仿真
慕尼黑工业大学发表论文，为3nm纳米片器件构建神经网络晶体管模型，用于标准单元库表征并与工业标准BSIM-CMG紧凑模型对比。在大量电路上，该模型延迟误差低于0.11%、总功耗误差0.76%，标准单元库表征耗时最多减少8倍。研究还给出神经网络规模与电路仿真精度关系的指导信息。论文以预印本形式发布于arXiv，时间为2026年10月。
ChipAgents 官方新闻室精选AI 评分7272 
ChipAgents 与 NVIDIA 推出 Build-A-Chip-Bench 端到端芯片设计基准
ChipAgents 与 NVIDIA 合作推出 Build-A-Chip-Bench，用于评估 AI 智能体能否从设计规格一路完成数字 IC 物理实现并得到通过验证的 GDS，覆盖架构、RTL、功能验证、综合、布局布线、时钟树综合、时序与功耗签核及物理验证等环节。
推荐理由：该基准把评估从 RTL 生成延伸到物理实现与签核，其初测结果可用于比较智能体在功能与 PPA 之间的落差。
FOSSi FoundationAI 评分2222 
FOSSi Foundation《El Correo Libre》第100期：ORConf 2026、FuseSoC 15周年与OpenTitan Peppermint
FOSSi Foundation发布《El Correo Libre》第100期，回顾ORConf 2026以近200名注册者、60余场演讲成为迄今最大一届。开源包管理与构建工具FuseSoC迎来15周年，已支持EDAM过滤器、虚拟核冲突处理、Edalize流程API及GHDL仿真器等，源码以BSD 2-Clause许可发布。
ChipNexus 官方动态AI 评分5858 
ChipNexus 介绍 NEX 智能体平台及其 CHASE 设计原则
ChipNexus（原 Primis AI）介绍其从 RapidGPT 演进而来的 NEX 智能体平台，并说明 Composable、Hierarchical、Adaptable、Secure、Extensible 五项 CHASE 原则。
合见工软精选AI 评分7272 合见工软发布UniVista Verification GOAT验证智能体工具包
合见工软在2026 IDAS设计自动化产业峰会上发布UniVista Verification GOAT，包含面向软件仿真、验证调试与根因分析、回归测试管理、硬件仿真与FPGA原型验证的四类专业Agent，可独立使用或组合，并支持通过开放接口接入客户自有Agent。
推荐理由：合见工软发布验证智能体家族，公开四类Agent分工、工具反馈闭环与两项自测结果，可用于比较验证流程的接入方式。
Silicon Integration InitiativeAI 评分2020 Si2 公布年度 Power of Partnerships 奖，LLM Benchmarking Coalition 领导团队获奖
Si2 将 2026 年度 Power of Partnerships 奖授予 LLM Benchmarking Coalition 领导团队，表彰其推动面向 EDA 与芯片设计的 LLM 及智能体流程基准套件与排行榜。该团队还招募企业及高校成员，并通过 LBC 研讨会和行业会议推广参与。团队成员来自 NVIDIA、纽约大学、Synopsys 和 IBM。
Silicon Integration Initiative精选AI 评分6262 Si2 发布 LBC-bench 公开榜单，评测 LLM 在芯片设计与验证任务上的表现
Si2 宣布上线 LBC-bench，这是一个公开、开源的榜单，用于追踪大语言模型和 AI 智能体在半导体设计与验证任务上的表现，网站代码已在 GitHub 开源。
推荐理由：Si2 以联盟形式推出公开榜单，把 LLM 在芯片设计与验证任务上的评测数据与网站代码一并开源，便于复现与横向比较。
ChipNexus 官方动态AI 评分5858 
ChipNexus 与普渡 SoCET 评测 NEX 的 RTL 设计能力
ChipNexus 与普渡大学 SoCET 团队合作，用从 32 位 ALU 到双核缓存一致 RV32I 处理器的四级任务评测 NEX 的 RTL 设计能力。最复杂设计含 25–30 个 RTL 文件和约 30 个汇编测试程序，人工估计约 100 小时，使用 NEX 后约 2.5–3.5 小时完成，有经验设计者的活跃设计时间降幅在 2.4 倍到 43 倍之间。
Silicon Integration Initiative精选AI 评分6262 Si2 发布 CVDP 1.1.0 基准，新增面向 AI 智能体的评测改进
Si2 发布开源基准 CVDP 1.1.0，针对 AI 智能体改进评测框架。该版本采用 cocotb、Yosys、IVerilog 的稳定版本，cocotb 2.x 有望支持更多开源与商业仿真器，框架内新增使用 Claude Code 运行评测的初始设置，并增加来自 40 多个开源仓库的 100 个数据点，含人工植入缺陷和更大规模问题。
推荐理由：CVDP 1.1.0 的更新清单可用于比较面向 AI 智能体的 RTL 基准在工具版本与数据规模上的变化。
Silicon Integration InitiativeAI 评分2828 Si2 LLM Benchmarking Coalition 第二届研讨会：对齐智能体基准与验证方法同真实 EDA 工作流
Si2 LLM Benchmarking Coalition 将于 7 月 29 日在加州圣克拉拉 Keysight Technologies 举办第二届研讨会，主题为对齐智能体基准与验证方法同真实 EDA 工作流。
FOSSi FoundationAI 评分3030 
FOSSi Foundation 通讯 El Correo Libre 第 94 期
FOSSi Foundation 的 Matt Venn 因创办 Zero to ASIC Course 和 Tiny Tapeout 项目，获欧洲开源奖技能与教育特别表彰。