技术与产品 / 摘要阅读
Verilator 开源 RTL 仿真器四态逻辑初步实现
Initial implementation of four-state logic in the open source Verilator RTL simulator
AI 导读 · 根据来源整理
CHIPS Alliance 成员 Antmicro 在开源 RTL 仿真器 Verilator 中完成四态逻辑的初步实现，首个 PR 已作为后续开发起点，完整支持仍需跨多个 PR 和数月推进。
本站目前提供摘要
以上是对来源材料的中文整理，不是完整论文或全文。研究方法、数据与完整论述请到来源页面核对。
前往 CHIPS Alliance 阅读原文 ↗