Verilator 5.054 发布：拆分分支覆盖率选项并扩展 SystemVerilog 支持
Verilator 5.054 于 2026-11-01 发布，新增独立的 `--coverage-branch` 选项，与 `--coverage-line` 分开，此前使用 `--coverage-line` 的用户可能需要补加该选项。
NEWS / 动态
#开源生态
按时间浏览，使用右上角筛选切换领域。
Verilator／VeripoolAI 评分4242
FOSSi FoundationAI 评分2222 
FOSSi Foundation《El Correo Libre》第101期：ORConf 2026视频发布、zSST Voodoo FPGA实现与BreakingTTAPs流片
FOSSi Foundation发布《El Correo Libre》第101期，ORConf 2026全部演讲视频已上传至其YouTube频道，本届注册近200人、演讲超60场，涵盖开源抗辐射加固、事件驱动多核仿真、Python驱动验证、开源等价性检查与RISC-V扩展调试等。
OpenROAD／OpenROAD InitiativeAI 评分5858 OpenROAD 部署方式更新：Bazel 成为受支持构建系统，CMake 将于 11 月 1 日移除
OpenROAD 宣布现代化部署方式，Bazel 成为受支持的构建系统，CMake 被弃用并计划于 2026 年 11 月 1 日移除，现有用户需按安装指南迁移。官方给出预编译包、容器、打包归档和 Bazel 源码构建四种安装路径，并计划为正式版本提供原生 RPM、DEB 包和可解压 tarball 归档。
YosysHQ Yosys 综合发行AI 评分2727 Yosys 0.70 发布
Yosys 0.70 发布，新增 optbarriers 实验性优化屏障插入流程，并为 flatten 和 prep 增加 -barriers 选项。新增 mcm 流程用共享加法器图替换常数乘法器，alumacc 增加 -macc-only，rmports 增加 -purge，ltp 增加 -select，同时移除 read_xaiger2 流程。终端模式新增彩色日志输出。
YosysHQ 官方动态AI 评分1818 
YosysHQ 发布 Tabby CAD Suite 20261013 版本
YosysHQ 发布 Tabby CAD Suite 20261013 版本，可下载，该版本包含底层性能改进与缺陷修复。另悉，下次 Yosys 用户组会议上 Hendrik 将介绍 EDAcation——一个把开源 FPGA 工具链整合进单一学生友好环境的 Visual Studio Code 扩展。
合见工软精选AI 评分6262 
合见工软UVS+完成香山处理器全功能适配，单核仿真性能提升达2倍
合见工软与北京开源芯片研究院宣布，其自研数字仿真器UVS+已完成香山高性能开源RISC-V处理器的全功能适配，在支持调试、覆盖率收集等全功能基础上，单核仿真性能相较国际领先产品提升高达2倍。
推荐理由：合见工软公布UVS+与香山处理器的适配范围与联合测试性能数据，可用于了解国产仿真器在RISC-V验证中的接入方式。
CHIPS Alliance Chisel 发行AI 评分2222 Chisel v7.16.0 发布
Chisel v7.16.0 发布，Cat 中保留字面量，chiseltest 基本重新实现 verify 函数。修复 Scala 2 中 @public 构造函数 val、connect/bulkConnect 硬件错误区分 LHS/RHS、异常抛出时 DynamicContext 状态泄漏，以及 Bool 调整大小时给出描述性错误。
OSVVM 官方验证方法新闻AI 评分2828 OSVVM 协同仿真运行期选项配置方法
OSVVM 协同仿真程序无法像普通 C/C++ 程序那样通过 main 接收命令行参数，因此改用 vusermain.cfg 文件在运行期指定各节点的“命令行”。
OSVVM 官方验证方法新闻AI 评分3838 OSVVM 2026.08 发布：新增多行告警日志与设置方法
OSVVM 发布 2026.08 版本，新增多行 Alert、Log、LogHeader、PrintLine、PrintHeader 支持，并引入 OsvvmSettingsPkg 新设置方法，设置文件只需列出需改动的变量值。
YosysHQ Yosys 综合发行AI 评分3737 Yosys 0.69 发布
Yosys 0.69 发布，移除了 abc pass 中与 sum of products 相关的参数，并删除 coolrunner2、greenpak4 综合及相关 pass 和 nlutmap pass。
YosysHQ 官方动态AI 评分1818 Tabby CAD Suite 版本 20260909 发布
YosysHQ 发布 Tabby CAD Suite 20260909 版，该版本包含底层性能改进与缺陷修复，Linux 和 macOS 版本所附库也已更新至更新的版本。同期 YosysHQ 还宣布 ORConf 会议视频已在 YouTube 上线。
FOSSi FuseSoC构建管理发行AI 评分1818 FuseSoC 2.4.7 发布
FuseSoC 2.4.7 发布，最低 Python 版本要求提升至 3.10，并新增类型检查的 CAPI2 schema。该版本改进生成器哈希，支持 git 库中的 git 子模块与自定义 provider，同时移除 SPDX 时间戳中的微秒。
Verilator／Veripool精选AI 评分6262 Verilator 5.052 发布，支持 UVM 2020-3.2
Verilator 5.052 于 2026-09-05 发布，宣布支持 UVM 2020-3.2，限制见 issue #1538。
推荐理由：Verilator 5.052 宣布支持 UVM 2020-3.2 并列出限制，可用于评估开源仿真器承接 UVM 验证环境的条件。
CHIPS Alliance Chisel 发行AI 评分1818 Chisel v7.15.0 发布
Chisel v7.15.0 发布，修复了 FileCheck 目录清理的健壮性问题，并新增 DPI 说明文档。依赖方面，CIRCT 从 firtool-1.155.0 连续升级至 firtool-1.158.0，网站依赖 js-yaml 升至 3.15.1，同时为 v7.14.0 启用 MiMa。
FOSSi cocotb芯片验证官方技术博客AI 评分5858 cocotb 2.1.0 发布：新增 select/gather 并发原语与 TaskManager
cocotb 2.1.0 发布，与 2.0 保持向后兼容，新增 select 和 gather 并发原语分别替代 First 和 Combine，可直接接收协程等可等待对象。
KLayoutAI 评分1818 
KLayout 0.30.12 的 macOS DMG 安装包已提供
KLayout 0.30.12 的 macOS DMG 安装包已发布，提供 Sequoia（15.7）、Sonoma（14.8）和 Tahoe（26.6）三个系统版本，其中 Tahoe 版为 ARM64 原生。每个系统提供 3 至 5 个包，按标准、轻量、重量级及 MacPorts、Homebrew、Anaconda3 开发环境区分，均未代码签名或公证，需手动绕过 Gatekeeper。
CHIPS AllianceAI 评分2222 CHIPS Alliance 在 2026 OCP 全球峰会的 Caliptra 与 VeeR 议程
CHIPS Alliance 在 2026 OCP 全球峰会上围绕 Caliptra 与 VeeR 项目安排了多场技术分享，覆盖硅信任根、设备身份、密钥分发、设计验证、流式启动、封装级完整性证明与可管理性。
KLayoutAI 评分1717 KLayout 0.30.12 热修复发布
KLayout 发布 0.30.12 热修复版本，修复 Ruby PCell 导致的应用崩溃问题（#2434）。该版本紧随 8 月 23 日的 0.30.11，后者包含 Python API 整数范围检查、LEF/DEF 导入跳过重复 Macro、DRC 回归修复及实验性自定义 PCell 参数页支持等改动。
YosysHQ 官方动态AI 评分5252 YosysHQ 发布临时 LLM 政策，不接受 LLM 生成代码的 PR
YosysHQ 作为 OSS CAD suite 与 Tabby CAD suite 的维护方发布临时 LLM 政策，要求不要向其 GitHub 项目提交包含 LLM 生成代码的 PR，并称当前不支持使用 LLM。
KLayoutAI 评分2222 KLayout 0.30.11 版本发布
KLayout 发布 0.30.11 版本，修复 Python API 整数范围检查与 MIN_INT 字符串反序列化问题，并解决 OASIS 错误信息中单元名跳过、DXF 零层重复生成等缺陷。该版本新增 LEF/DEF 导入跳过重复 Macro、选择框样式可视化“Select”与“Partial”，并实验性支持自定义 PCell 参数页。
CHIPS Alliance Chisel 发行AI 评分4242 Chisel v7.14.0 发布：弃用隐式截断，新增显式截断连接运算符
Chisel v7.14.0 发布，正式弃用隐式截断，配套 firtool 1.155.0 会对隐式截断值打印警告且无法在 firtool 中抑制。新增 `:%=` 显式截断连接运算符，`.squeeze` 改为发出显式截断而非隐式宽度强制转换。核心还加入 domain.domainOf、domain.Mux、LTL always 运算符及 Connectable 对 Option 的支持。
CHIPS AllianceAI 评分2222 
DAC 2026 开源 EDA BoF 聚焦 AI 辅助与开源硬件生态
DAC 2026 第七届开源 EDA Birds-of-a-Feather 会议吸引超过 120 名参会者，讨论 AI、开源硬件与开源 EDA 的交叉。OpenROAD 介绍了组织与治理结构更新，CHIPS Alliance 汇报了开源硬件与 EDA 项目协作进展，会上还宣布 2nm nanosheet 研究 PDK 可用并更新 3D ODB。
FOSSi FoundationAI 评分2222 
FOSSi Foundation《El Correo Libre》第99期：ORConf 2026征稿将截止、KianV RISC-V芯片硅上启动Linux
FOSSi Foundation《El Correo Libre》第99期汇总开源硅生态动态：ORConf 2026征稿将于8月16日截止，会议9月11日至13日在比利时根特与FPL 2026同期举行。
YosysHQ nextpnr 布局布线发行AI 评分4848 YosysHQ nextpnr 0.11 "Gartnerwand" 布局布线发行
YosysHQ 发布开源布局布线工具 nextpnr 0.11，代号 "Gartnerwand"，并宣布此后所有版本均采用山峰命名。静态布局器在鲁棒性与 QoR 上改进并支持更多架构；堆布局器新增控制集感知合法化 API，目前用于加速 Xilinx 布局。
YosysHQ Yosys 综合发行AI 评分3030 Yosys 0.68 发布
Yosys 0.68 发布，新增 symfpu 与 symfpu_convert 两个 pass。该版本移除了 abc pass 的 -fast 选项、flowmap pass 及 synth 和 synth_ice40 中的 -flowmap，并移除 read_aiger 的 -wideports 选项；同时修复 nexus 的 Radiant 网表兼容性。
YosysHQ 官方动态AI 评分1818 YosysHQ 发布 Tabby CAD Suite 20260805 版本
YosysHQ 发布 Tabby CAD Suite 20260805 版本，该版本包含底层性能改进与缺陷修复。同月消息中，欧洲芯片开放设计环境（ODE4EC）正式启动，YosysHQ 为该计划参与方；其 CTO Claire 将在 FMCAD 2026 发表主题演讲。
CHIPS AllianceAI 评分3030 
CHIPS Alliance 开发者聚焦：Mehdi Saligane 谈 AI 时代重构芯片设计
CHIPS Alliance 开发者聚焦介绍 Mehdi Saligane 的研究：将 AI 辅助设计、开源 EDA、模拟与混合信号自动化、面向 AI 的软硬件协同设计及可信硬件结合，目标是让定制芯片更自动化、可复现、更易获取。
KLayoutAI 评分2020 
KLayout 0.30.10 发布 macOS DMG 安装包
KLayout 0.30.10 的 macOS DMG 安装包已发布，Python 版本迁移至 3.14（仅限 MacPorts 与 Homebrew），并为下一代 macOS 27 Golden Gate 做准备。
OSVVM 官方验证方法新闻AI 评分2222 OSVVM 开发者寻求新资金来源以维持开源验证库开发
OSVVM 开发者 Jim Lewis 在 SynthWorks VHDL 培训资助 OSVVM 开发 25 年后，因 AI 影响对培训持续供资能力存疑，开始在 GitHub 设立赞助页面寻求额外资金来源。
CHIPS Alliance精选AI 评分6161 
Verilator 开源 RTL 仿真器四态逻辑初步实现
CHIPS Alliance 成员 Antmicro 在开源 RTL 仿真器 Verilator 中完成四态逻辑的初步实现，首个 PR 已作为后续开发起点，完整支持仍需跨多个 PR 和数月推进。
推荐理由：原文说明了四态逻辑在 Verilator 中以两个二态变量拆分实现，并给出实验性开关与示例，便于理解接入条件。
CHIPS AllianceAI 评分2222 CHIPS Alliance 参加 DAC 2026 开源 EDA BoF 会议
CHIPS Alliance 将参加 7 月 28 日在长滩会议中心举办的 DAC 2026“开源 EDA、数据与协作”BoF 会议，这是自 DAC 2018 以来该系列第七届。
每日经济新闻AI 评分6060 
月之暗面发布Kimi K3，称48小时自主完成芯片构建优化与验证
月之暗面7月17日凌晨发布Kimi K3，官方称其搭载2.8万亿参数、100万Token上下文，是当前参数体量最大的开源大模型，完整权重将于7月27日前发布。官方表示在连续48小时自主智能体运行中，K3基于开源EDA工具和Nangate 45nm工艺库独立完成芯片的构建、优化与验证，该芯片在100 MHz下完成时序收敛，仿真解码吞吐持续超过每秒8700个Token。
CHIPS AllianceAI 评分3838 高通加入 CHIPS Alliance 成为白金会员
高通（Qualcomm Technologies, Inc.）以白金会员身份加入 CHIPS Alliance，其技术标准副总裁 Lu Dai 同时进入联盟理事会。高通将把面向移动、汽车和数据中心的高端 SoC 设计经验投入联盟的开源 CPU、复杂 IP 模块及 EDA 工具项目，联盟希望借此加快开源 RTL 设计、验证方法和集成自动化流程的创新。
YosysHQ Yosys 综合发行AI 评分4242 Yosys 0.67 发布
Yosys 0.67 发布，构建系统改为要求 CMake 3.28 或更高版本，编译器至少需 Clang-16 或 GCC-13，Microsoft Visual Studio 构建现已完全可用（含 ABC），Windows 平台仍推荐 mingw-64。
YosysHQ 官方动态AI 评分2828 YosysHQ 发布 Tabby CAD Suite 20260709 版本
YosysHQ 发布 Tabby CAD Suite 20260709 版本，包含性能与缺陷修复等底层改进。该版本要求 CMake 3.28 及以上构建系统，支持 GCC-13 和 Clang-16 起编译器，并推荐 GCC-15、Clang-21 等更新版本。新版还包含基于 slang 库构建的 sv-elab，提供完全开源的 SystemVerilog 支持（尚不含 SVA）。
Verilator／Veripool精选AI 评分6262 Verilator 5.050 发布，新增 covergroup、coverpoint 与 bins 支持
Verilator 5.050 于 2026-07-01 发布，重要更新是支持 covergroup、coverpoint 和 bins。该版本还引入新的 FST writer API，使用 FST 可能需要安装 liblz4 和/或 liblz4-dev 包。
推荐理由：Verilator 5.050 新增 covergroup、coverpoint 与 bins 支持，可用于了解开源仿真器在功能覆盖率上的能力边界。
Chipmind 官方动态AI 评分2222 
Chipmind 参与 CHIPS-JU ODE4EC 项目启动会，聚焦开源 EDA 与 AI 芯片设计
Chipmind 宣布参与 CHIPS-JU 旗下 ODE4EC 项目并出席在米兰举行的启动会，该项目聚焦面向欧洲芯片的开源设计环境。Chipmind 在 ODE4EC-PIV 分支中贡献基于其专有 Agent Harnesses 的芯片设计学习循环，用于自主执行工作流、从错误中学习并迭代至设计正确。
CHIPS AllianceAI 评分1818 CHIPS Alliance 开发者聚焦：AMI 首席安全架构师 Stefano Righi
CHIPS Alliance 开发者聚焦栏目介绍 AMI 首席安全架构师 Stefano Righi，他自1985年以固件开发者起步，近十年专注平台安全方案。Righi 最看重已毕业的 Caliptra 项目，该项目提供规范、硅逻辑、ROM 与固件，用于在数据中心级 SoC 中实现 Root of Trust for Measurement 模块，支持设备身份、度量启动与证明。
CHIPS Alliance精选AI 评分6060 
CHIPS Alliance 介绍 VeeR EL2 RISC-V 核双核锁步实现
CHIPS Alliance 成员 Antmicro 介绍了在 VeeR EL2 32 位 RISC-V 核中实现双核锁步（DCLS）的方法，该功能为可选、默认关闭，启用后会实例化一个延迟可配置的 Shadow Core 并与主核比对输出。
推荐理由：CHIPS Alliance 成员 Antmicro 说明 VeeR EL2 双核锁步的可选配置、寄存器监控与 cocotb/PyUVM 验证流程，可供安全关键设计参考。
OpenROAD／OpenROAD InitiativeAI 评分5050 OpenROAD 百场用户访谈：先进节点 DSE、AI 工作流与 PDK 获取成核心诉求
UC San Diego、亚利桑那州立大学、布朗大学与 Precision Innovations 团队在 NSF POSE 项目支持下，于 2026 年 1-2 月完成 103 场 OpenROAD 用户访谈。