概伦电子发布PrimAI战略，以EDA+IP双核底座推进国产半导体生态
概伦电子在10月28日上海技术研讨会上正式发布PrimAI三层战略，涵盖AI in EDA工具层、Agentic EDA流程层与产业生态层。公司依托并购锐成芯微、纳能微形成EDA+IP双核布局，拥有1000+经硅验证物理IP，覆盖0.18μm-3nm。
NEWS / 动态
#产品更新
按时间浏览，使用右上角筛选切换领域。
概伦电子供稿AI 评分4242
EEJournalAI 评分6262 
Circuit Mind 发布 AVE 智能体验证引擎，并宣布 2500 万美元融资
Circuit Mind 发布 AVE（Agentic Verification Engine），用于自动审查电路原理图，可检查 ACE 生成的设计，也可检查用常规 ECAD 工具手工绘制的原理图。
ChipNexus精选AI 评分6666 ChipNexus 推出 NEX Analog Agent，可接入 Virtuoso、Spectre 与 Calibre
ChipNexus 宣布 NEX Analog Agent 可用，为其多智能体平台 NEX 增加模拟设计能力，直接对接 Cadence Virtuoso、Spectre 仿真和 Siemens Calibre 物理验证，沿用客户已安装的 EDA 许可与 PDK。
推荐理由：原文列出模拟智能体在 Virtuoso、Spectre、Calibre 上的具体任务与阶段报告方式，可用于判断现有模拟流程的接入条件。
华大九天供稿精选AI 评分7070 华大九天发布.aix系列EDA智能体及多项工具升级
华大九天在HUG 2026发布AI平台.aix及Custom.aix、FPD.aix、Digital.aix、Manufacture.aix等EDA智能体，并称以安全沙箱和签核计算引擎构成“Design by AI，验证靠签核”方案。
推荐理由：华大九天公布.aix各领域智能体的迭代次数、效率与指标变化，可对照其自述的验证与签核环节。
ChipAgents 官方新闻室AI 评分5858 ChipAgents 将 IC-star 智能体平台扩展至数字与模拟芯片设计
ChipAgents 宣布把其智能体 AI 平台扩展至数字与模拟芯片设计，由 IC-star 芯片神经引擎驱动，整合设计知识本体、推理核心、多物理场模型和模型路由四项能力。
Tom’s HardwareAI 评分5858 Cadence 发布 Maestro 专用 AI 模型组合，称结果质量提升最高 30%
Cadence 发布面向芯片设计智能体的领域专用 AI 模型组合 Maestro，称与通用 AI 模型相比结果质量最高提升 30%，同一任务 token 效率最高达 5 倍。
思尔芯AI 评分4040 
当RISC-V遇上大模型：思尔芯在2026 RISC-V中国峰会展示验证新解法
思尔芯在第六届RISC-V中国峰会上展示了大模型驱动的RISC-V虚拟平台与人机协同调试工作流，该平台可运行固件、引导程序及操作系统，提供处理器、内存、总线、中断及常用外设的仿真环境，并支持断点、观察点、状态检查、执行跟踪及运行状态保存与恢复。
Sigasi 官方动态精选AI 评分6262 Sigasi Visual HDL 2026.5 向 VS Code 中的 AI 智能体开放 MCP 服务器
Sigasi Visual HDL 2026.5 将 Sigasi MCP 服务器开放给在 VS Code 和 Cursor 中运行的 AI 智能体，包括 Claude Code、OpenAI Codex 和 Mistral Vibe。
推荐理由：原文说明 MCP 服务器内置于各版本并列出可接入的智能体与项目级依赖路径改动，可用于比较 HDL 编辑器与 AI 智能体的接入方式。
Sigasi Visual HDL发行说明 官方动态AI 评分5858 Sigasi Visual HDL 2026.5 发布，MCP 服务器向所有 AI 智能体开放
Sigasi Visual HDL 2026.5 发布，其 MCP 服务器向 VS Code 内的 Claude Code、OpenAI Codex、Mistral Vibe 等 AI 智能体开放，智能体可格式化 HDL、读取 lint 违规并浏览项目结构。
ChipNexus 官方动态精选AI 评分7272 ChipNexus 发布 NEX v5.81，新增模拟设计智能体模式与错误记忆
ChipNexus 发布 NEX v5.81，新增通过 nex --agent=analog 启用的模拟设计模式，由模拟管理器把项目搭建、原理图、版图、仿真、物理验证和报告分派给 Virtuoso 子智能体。
推荐理由：原文列出模拟设计模式覆盖的 Virtuoso、Spectre、Calibre 环节与验收标准，可用于判断智能体接入模拟流程的边界。
EE TimesAI 评分7070 
Synopsys 与 OpenAI 合作推出 GPT-Synopsys 芯片设计模型
Synopsys 在纽约 2026 投资者日宣布与 OpenAI 合作推出 GPT-Synopsys，用 OpenAI 前沿模型直接操作 Synopsys EDA 工具进行芯片设计与验证推理。
Synopsys 官方新闻RSS精选AI 评分7070 
Synopsys 与 OpenAI 宣布战略合作，共同开发芯片设计专用模型 GPT-Synopsys
Synopsys 与 OpenAI 宣布签署多年战略合作协议，共同开发芯片设计专用模型 GPT-Synopsys，OpenAI 将授权使用 Synopsys 的 EDA 工具来开发该模型，双方还约定收入分成与联合市场推广。
推荐理由：Synopsys 与 OpenAI 签署多年协议共同开发芯片设计专用模型，原文交代了分工、收入框架与早期客户接洽状态。
Tom’s HardwareAI 评分6565 
Synopsys 推出 Autopilot 平台与 AgentEngineer 智能体方案
Synopsys 宣布 AgentEngineer 解决方案，基于新的 Autopilot 平台，覆盖验证、系统验证、实现、模拟与混合信号设计、制造、仿真与分析六个领域，公司称已有 50 多项客户合作，计划 2026 年底正式可用。
Synopsys 官方新闻RSS精选AI 评分7373 
Synopsys 推出 AgentEngineer 长程智能体组合与 Autopilot 平台
Synopsys 宣布推出 AgentEngineer 系列领域长程智能体及底层 Autopilot 平台，覆盖验证、系统验证、实现、模拟、制造与仿真分析等流程。
推荐理由：Synopsys 公布 AgentEngineer 智能体组合与 Autopilot 平台，并列出客户自述的验证、实现与模拟流程收益，可用于比较智能体接入 EDA 流程的方式。
Cognichip 官方技术博客AI 评分5858 Cognichip 发布 ACI Enterprise 芯片设计全栈智能基础设施
Cognichip 在 AI Infra Summit 2026 上宣布推出 ACI Enterprise，称其为面向芯片设计的全栈智能基础设施，包含物理信息基础模型、智能体框架、上下文与记忆、推理算力及自有数据。
EEJournalAI 评分5858 
Cognichip 推出 ACI Enterprise，称可像芯片设计师一样推理
Cognichip 推出 ACI Enterprise，称其以跨规格、RTL、网表、布局到版图多层抽象训练的物理信息模型，在设计早期预判下游影响，而不必反复运行综合与物理设计工具。
Synopsys 官方新闻RSS精选AI 评分6060 
Synopsys 与台积电合作推进 A14 认证流程与智能体 AI 工作流
Synopsys 宣布与台积电在 A14 设计使能、智能体 AI 工作流、CoWoS 多die 设计与多物理场签核上展开新合作，数字与模拟流程已获 A14 认证。
推荐理由：Synopsys 与台积电公布 A14 认证流程、智能体工作流与 CoWoS 多die 支持，可用于对照先进节点设计接入条件。
ChipAgents 官方新闻室精选AI 评分6060 
eMemory 部署 ChipAgents 验证 NeoFuse NVM IP，数据手册分析与测试平台搭建工时减少约 80%
eMemory 部署 ChipAgents 的智能体工作流，用于 NeoFuse 一次性可编程 NVM IP 的功能模型验证，把数据手册分析与验证测试平台搭建的工程投入从估计的四天缩短到五小时，降幅约 80%。
推荐理由：eMemory 在 NeoFuse NVM IP 上部署 ChipAgents 的验证流程，并给出人工工时、测试向量与覆盖率的变化数据，可作为智能体接入 IP 验证的客户案例参考。
Agnisys 官方动态AI 评分5858 
Agnisys 推出 IDS-AI 智能体框架，覆盖规格到 RTL 签核
Agnisys 在 DAC 上发布 IDS-AI，称其为面向半导体开发的智能体 AI 框架，可从功能规格、CSR 与 SoC 层级驱动 RTL 生成、验证与确认流程。
ChipNexus 官方动态AI 评分5858 ChipNexus 发布 NEX v5.74，强化 FPGA 分阶段委派与构建结果核查
ChipNexus 发布 NEX v5.74，将 FPGA 流程拆分为工程建立、综合、实现、比特流导出等阶段分别委派，并为 Lattice Radiant 增加映射阶段。
合见工软精选AI 评分7272 合见工软发布UniVista Verification GOAT验证智能体工具包
合见工软在2026 IDAS设计自动化产业峰会上发布UniVista Verification GOAT，包含面向软件仿真、验证调试与根因分析、回归测试管理、硬件仿真与FPGA原型验证的四类专业Agent，可独立使用或组合，并支持通过开放接口接入客户自有Agent。
推荐理由：合见工软发布验证智能体家族，公开四类Agent分工、工具反馈闭环与两项自测结果，可用于比较验证流程的接入方式。
Sigasi 官方动态AI 评分2222 Sigasi 网络研讨会：从提示词到端到端智能体工程
Sigasi 将于 10 月 14 日举办网络研讨会，演示 AI 智能体如何端到端完成完整工程目标，而非只处理孤立任务。两场演示分别从设计需求生成并配置完整 HDL 项目、再由 Sigasi 检查智能体成果，以及从现有代码库生成编译顺序与库映射以驱动下游仿真流程。智能体通过 Sigasi CLI 调用项目感知分析，daemon 模式在多次调用间保持项目加载，所有处理均在本地或用户 VPC 内完成。
Sigasi 官方动态AI 评分3838 Sigasi 举办网络研讨会：让 AI 生成的 RTL 达到工程可用
Sigasi 将于 10 月 14 日举办 Agentic Engineering 网络研讨会，演示 AI 智能体与确定性 HDL 分析如何配合，使 AI 生成的 FPGA 或 ASIC RTL 达到可供工程评审和仿真的状态。
ChipNexus 官方动态AI 评分4242 ChipNexus NEX v5.67 发布：支持第三方 MCP 服务器与技能命令化
ChipNexus 发布 NEX v5.67，新增第三方 MCP 服务器支持，可按活跃工作流动态加载并只启动所需服务器。用户自定义技能可直接作为斜杠命令调用并支持热重载，NEX.md 项目指令在会话中动态重读。该版本还加入后台作业管理与轮询、终止工具，并优化读取上限、原子编辑和轮询以减少 token 消耗。
Chipmind 官方动态AI 评分2222 Chipmind 演示 RTL Canvas：面向芯片设计的生成式 UI
Chipmind 演示了其生成式 UI 产品 RTL Canvas：工程师在现有芯片架构图上画红叉删除模块，AI 智能体 Chipmind John 解析意图、更新 RTL 实现，并以可交互的可视化 diff 返回结果供审批。该演示仅覆盖一个简单示例，Chipmind 称 RTL Canvas 旨在让团队以架构而非文本提示的方式设计、探索和评审大规模芯片与复杂 SoC，更多能力仍在开发中。
ChipNexus 官方动态精选AI 评分6262 ChipNexus 发布 NEX v5.61，改进仓库导航与 EDA 工具结果呈现
ChipNexus 发布 NEX v5.61，新增仓库级 grep 和 glob 工具，让智能体在遵循嵌套 .gitignore 规则的前提下检索大型代码库，并优先处理近期修改的文件。
推荐理由：原文列出仓库级检索、EDA 工具结果结构化与缓存改进，可用于比较智能体接入现有 RTL 与验证流程的条件。
Siemens Calibre 官方技术博客AI 评分5858 
Siemens 推出 Calibre Vision AI，将数十亿 DRC 违例归并为可处理信号
Siemens 在 Calibre 官方博客介绍 Calibre Vision AI，用于先进节点 DRC 调试，把数十亿条违例压缩为数百个可处理的 Signal。
奇捷科技AI 评分2020 
奇捷科技携 EasyAI ECO Suite 亮相 DAC 2026
奇捷科技在 DAC 2026 展示最新技术成果 EasyAI ECO Suite，将 AI 引擎融入 ECO 全流程，贯穿 SYN NETLIST ECO、DFT NETLIST ECO 与 PR NETLIST ECO 各阶段，以三大核心智能引擎针对补丁大小、运行速度与时序精度瓶颈。
Sigasi 官方动态AI 评分5858 Sigasi 演示四个智能体工作流：用 MCP 校验 AI 生成的 HDL
Sigasi 发布四个演示，展示 Claude Code、Cursor、Copilot 等编码智能体通过 MCP 和 Sigasi CLI 调用其确定性 HDL 分析，用于迭代生成 SDRAM 控制器、修复项目依赖、排查 UVM 测试平台问题和统一格式化 VHDL、Verilog、SystemVerilog 文件。
ChipNexus 官方动态精选AI 评分6565 ChipNexus 发布 NEX v5.55，新增自定义技能与 EDA 环境解析
ChipNexus 发布 NEX v5.55，新增自定义技能、近乎无限的会话和更强的 EDA 环境识别能力。自定义技能遵循开放的 Agent Skills 规范，以 SKILL.md 组织，可附带脚本与模板；会话通过把较早的对话压缩成模型撰写的摘要来延续，完整对话保存在无损归档中。
推荐理由：原文列出 NEX v5.55 的自定义技能、上下文压缩与 EDA 环境解析能力，可用于评估智能体接入现有工具链的条件。
芯和半导体AI 评分5252 
芯和半导体与联想在DAC 2026发布EDA Agent研发成果
芯和半导体在DAC 2026现场联合联想集团发布双方EDA Agent战略合作的最新研发成果，打通PCB研发从设计到仿真验证的全流程AI设计闭环。设计环节的AI建库、AI自动布局、AI Checklist三个模块与仿真环节的DDR及高速信号仿真、CCT AI通道检查、高速链路AI优化模块首尾衔接。
Real Intent 官方动态精选AI 评分6262 Real Intent 发布 Riven 签核 AI 智能体，称签核提速最高 10 倍
Real Intent 发布 Riven 签核 AI 智能体，称可在其全部静态签核工具流程中把签核提速最高 10 倍。该智能体基于生成式与智能体 AI，提供工具知识查询、违例分析与优先级排序、错误根因定位及修复建议，工程师可修改或采纳建议后再运行签核工具。
推荐理由：厂商自述称该智能体覆盖静态签核的知识查询、违例排序与根因调试，可观察AI如何接入签核流程。
ChipNexus 官方动态精选AI 评分6767 Primis AI 更名 ChipNexus 并推出智能体芯片设计平台 NEX
Primis AI 宣布更名为 ChipNexus，并推出面向半导体与硬件设计的智能体 AI 平台 NEX。NEX 可生成与重构 RTL、分析原理图、配置并运行数字与模拟仿真、排查验证失败，以及编排综合与物理设计工具，并接入现有 EDA 环境、代码仓库、自动化脚本与 CI/CD。
推荐理由：官方公告列出 NEX 可编排的 RTL、仿真、验证与综合环节，并给出独立评测中双核处理器的实现与验证案例。
Agnisys 官方动态AI 评分2727 Agnisys 将在 DAC 2026 展示 IDS-AI、IDS-NoC 与 DFT 自动化
Agnisys 宣布将在 7 月 27–29 日于长滩举行的 DAC 2026 上展示 IDS-AI、IDS-NoC 及先进 DFT 自动化。IDS-AI 是理解芯片设计意图、覆盖从黄金规范到 RTL 签核全流程的智能体 AI 框架；IDS-NoC 自动生成可扩展、无死锁的开放 SystemVerilog NoC RTL。
Chipmind 官方动态AI 评分4242 
Chipmind 推出 RTL Canvas：面向芯片设计智能体的生成式 UI
Chipmind 发布 RTL Canvas，称其为芯片设计工程师与 AI 智能体之间的首个双向契约界面，工程师可在 RTL 图上直接绘制架构意图，智能体生成的改动以可视化差异回显。
ChipNexus 官方动态精选AI 评分6060 ChipNexus 发布 NEX v5.48，扩展无头执行与仿真覆盖率分析
ChipNexus 发布 NEX v5.48，将 NEX 从交互式工程助手扩展为可嵌入自动化流程的平台。新版本扩展无头执行能力，支持基于策略的审批控制、结构化 JSON 输出和工作区安全自动执行，并新增带实时日志流式输出的 simulate 工具。
推荐理由：NEX v5.48 把交互式工程助手扩展为可嵌入 CI 的无头执行平台，并新增仿真与覆盖率分析能力。
Sigasi 官方动态AI 评分5858 Sigasi Visual HDL 2026.2 发布，新增 MCP 服务器与重写 CLI
Sigasi 发布 Visual HDL 2026.2，围绕 AI 辅助 RTL 开发强化三处能力：Modular Projects 成为新项目默认结构，新增 Sigasi MCP 服务器可向 VS Code + Copilot、Cursor 等 AI 助手提供设计信息，Sigasi CLI 完全重写并支持 daemon 以加快重复调用。
NVIDIA 官方动态AI 评分2222 
NVIDIA 如何用 Agent Toolkit 构建可信专用 AI
NVIDIA 介绍其 Agent Toolkit，由 Nemotron 开放模型、NemoClaw 蓝图和 OpenShell 运行时组成，为企业和开发者提供可定制、可控制的专用 AI 智能体基础。
ChipNexus 官方动态AI 评分5555 ChipNexus 发布 NEX v5.40，重做文件操作并集成 QuestaSim
ChipNexus 发布 NEX v5.40，重做文件操作并新增原生 QuestaSim 集成。文件操作支持自动 diff 与确认、上下文 grep、定向补丁、写入前预览和大文件分页；QuestaSim 侧提供专用 MCP server 与验证工作流，缺失时自动生成 run_sim.do。
ChipNexus 官方动态AI 评分3838 NEX v5.34 发布：首个 Lattice 智能体上线
NEX v5.34 发布，首次引入由 Lattice 支持的智能体，支持 Lattice Radiant 集成，可在 NEX 内自动化更复杂任务并保持对智能体操作的透明与控制。