IDS-AI 如何用 SpecCheck 智能体打造“黄金规格”
Agnisys 介绍 IDesignSpec-AI（IDS-AI）中的 SpecCheck 智能体如何检查规格是否达到“黄金规格”要求。该智能体先对规格做规则与 AI 语义分析，覆盖 CSR 模型（如 IP-XACT、SystemRDL），标记矛盾冲突、行为缺失、寄存器与字段错误、术语不一致、时序/复位/顺序问题及多文件间不一致，并通过受人工干预与批准的自校正循环修正。
NEWS / 动态
#设计智能体
按时间浏览，使用右上角筛选切换领域。
Agnisys 官方动态AI 评分3838
概伦电子供稿AI 评分4242 概伦电子发布PrimAI战略，以EDA+IP双核底座推进国产半导体生态
概伦电子在10月28日上海技术研讨会上正式发布PrimAI三层战略，涵盖AI in EDA工具层、Agentic EDA流程层与产业生态层。公司依托并购锐成芯微、纳能微形成EDA+IP双核布局，拥有1000+经硅验证物理IP，覆盖0.18μm-3nm。
Semiconductor EngineeringAI 评分5858 Siemens EDA 阐述智能体 EDA 的物理验证基础
Siemens EDA 在系列文章第三篇中提出，可信的智能体 EDA 工作流应在每一步由确定性的物理 EDA 引擎确认智能体输出，而非只在流程结束时校验。
Semiconductor EngineeringAI 评分5858 ChipAgents 谈回归分诊中自主根因分析的规模化
ChipAgents 撰文介绍其面向回归分诊的 AI 原生根因分析方法，把调试拆成 bug 难度与 bug 数量两个维度，并给出从回归、智能分箱、见证仿真选择、波形重跑到自主 RCA、修复、验证、最终回归的端到端流程。
Semiconductor EngineeringAI 评分3838 Cadence AI Super Agents 如何用 Mental Model 协调芯片设计工作流
Cadence 的 Agentic AI Super Agents 面向芯片设计中反复出现的“失败—假设—修改—重跑”协调循环，可跨工具编排多步工程任务、关联证据并提出后续步骤，工程师仍负责定义目标、验证结果与最终签核。
Pulse 2.0AI 评分6060 ChipAgents 创始人谈 IC-star 与芯片智能体的物理指标验证
ChipAgents 创始人兼 CEO William Wang 在 Pulse 2.0 访谈中介绍其智能体平台 IC-star，称该引擎整合组织设计知识、跨数字与模拟流程协调智能体与工具、引入功耗性能时序等物理约束，并按任务自动选择模型。
华大九天供稿精选AI 评分7070 华大九天发布.aix系列EDA智能体及多项工具升级
华大九天在HUG 2026发布AI平台.aix及Custom.aix、FPD.aix、Digital.aix、Manufacture.aix等EDA智能体，并称以安全沙箱和签核计算引擎构成“Design by AI，验证靠签核”方案。
推荐理由：华大九天公布.aix各领域智能体的迭代次数、效率与指标变化，可对照其自述的验证与签核环节。
ChipAgents 官方新闻室AI 评分5858 ChipAgents 将 IC-star 智能体平台扩展至数字与模拟芯片设计
ChipAgents 宣布把其智能体 AI 平台扩展至数字与模拟芯片设计，由 IC-star 芯片神经引擎驱动，整合设计知识本体、推理核心、多物理场模型和模型路由四项能力。
Tom’s HardwareAI 评分5858 Cadence 发布 Maestro 专用 AI 模型组合，称结果质量提升最高 30%
Cadence 发布面向芯片设计智能体的领域专用 AI 模型组合 Maestro，称与通用 AI 模型相比结果质量最高提升 30%，同一任务 token 效率最高达 5 倍。
芯华章精选AI 评分6060 芯华章举办Agentic EDA研讨会，六家产业伙伴分享验证实践
芯华章10月19日在深圳举办Agentic EDA数字流程解决方案研讨会，来自CPU、AI芯片、FPGA、存储及通信芯片领域的六家产业伙伴分享了与芯华章合作的验证实践。
推荐理由：六家芯片公司披露芯华章智能体验证工具在真实项目中的周期、报错收敛与回归人工介入数据，可用于对照验证流程的接入条件。
ChipNexus 官方动态精选AI 评分7272 ChipNexus 发布 NEX v5.81，新增模拟设计智能体模式与错误记忆
ChipNexus 发布 NEX v5.81，新增通过 nex --agent=analog 启用的模拟设计模式，由模拟管理器把项目搭建、原理图、版图、仿真、物理验证和报告分派给 Virtuoso 子智能体。
推荐理由：原文列出模拟设计模式覆盖的 Virtuoso、Spectre、Calibre 环节与验收标准，可用于判断智能体接入模拟流程的边界。
ChipAgents 官方技术博客AI 评分5858 
ChipAgents 阐述回归分诊的自主根因分析编排思路
ChipAgents 在官方博客中提出面向回归分诊的 AI 原生根因分析思路，把调试难点拆为缺陷难度与缺陷数量两个维度，并指出最难的是大规模下的难缺陷。其流程为传统分箱后再做一次智能分箱合并疑似同源失败，只对每个分箱挑选最小见证仿真并开启波形转储，再交给自主 RCA 生成修复并验证，最后重跑回归确认。
EE TimesAI 评分7070 
Synopsys 与 OpenAI 合作推出 GPT-Synopsys 芯片设计模型
Synopsys 在纽约 2026 投资者日宣布与 OpenAI 合作推出 GPT-Synopsys，用 OpenAI 前沿模型直接操作 Synopsys EDA 工具进行芯片设计与验证推理。
ChipAgents 官方技术博客AI 评分3030 
AWS 与 ChipAgents 如何用智能体 AI 破解芯片设计工程瓶颈
AWS 与 ChipAgents 在 AWS 上展示 AI 加速芯片设计工作流，聚焦智能体 AI 与 EDA 内置 AI 的区别。AWS 通过 Amazon Bedrock 提供多种前沿模型，并让模型、智能体、RTL、PDK、网表等敏感数据留在客户 VPC 内，沿用既有 EDA 安全模型。演讲指出复杂半导体项目约需 30 个月，验证占工程投入很大比例，且美国芯片工程师中三分之一超过 55 岁。
Synopsys 官方新闻RSS精选AI 评分7070 
Synopsys 与 OpenAI 宣布战略合作，共同开发芯片设计专用模型 GPT-Synopsys
Synopsys 与 OpenAI 宣布签署多年战略合作协议，共同开发芯片设计专用模型 GPT-Synopsys，OpenAI 将授权使用 Synopsys 的 EDA 工具来开发该模型，双方还约定收入分成与联合市场推广。
推荐理由：Synopsys 与 OpenAI 签署多年协议共同开发芯片设计专用模型，原文交代了分工、收入框架与早期客户接洽状态。
Tom’s HardwareAI 评分6060 
2026 年芯片设计工具中的智能体现状：Cadence、Synopsys 与 Siemens 的自主性主张
Tom's Hardware 梳理了 Cadence、Synopsys 和 Siemens EDA 三家在 2026 年推出的芯片设计智能体进展。
Tom’s HardwareAI 评分5050 
从EDA工具到OpenAI Jalapeño：AI如何参与芯片设计
芯片设计正从工程师使用AI工具，走向AI系统参与设计下一代AI硬件。Cadence、Synopsys、Siemens EDA等厂商的AI增强工具已用于布局布线、验证等环节，新兴智能体可操作多种EDA工具并迭代优化。OpenAI称Jalapeño项目中AI参与实现、设计空间探索与验证，九个月完成设计到流片，BF16乘法器等模块PPA较人工基线提升56%、21%、10%。
Tom’s HardwareAI 评分6565 
Synopsys 推出 Autopilot 平台与 AgentEngineer 智能体方案
Synopsys 宣布 AgentEngineer 解决方案，基于新的 Autopilot 平台，覆盖验证、系统验证、实现、模拟与混合信号设计、制造、仿真与分析六个领域，公司称已有 50 多项客户合作，计划 2026 年底正式可用。
Tom’s HardwareAI 评分6868 
OpenAI 硬件副总裁 Richard Ho 访谈：Jalapeño 如何用 AI 在九个月内完成设计
OpenAI 硬件副总裁 Richard Ho 在访谈中介绍，Jalapeño 推理 ASIC 从零开始到流片约九个月，团队借助 Codex 等 AI 模型提升设计效率，但签核仍使用标准 EDA 流程。他表示这一周期确立了新的设计基线，并称 Jalapeño 在开源模型上同样表现良好，计划 2027 年放量。
Synopsys 官方新闻RSS精选AI 评分7373 
Synopsys 推出 AgentEngineer 长程智能体组合与 Autopilot 平台
Synopsys 宣布推出 AgentEngineer 系列领域长程智能体及底层 Autopilot 平台，覆盖验证、系统验证、实现、模拟、制造与仿真分析等流程。
推荐理由：Synopsys 公布 AgentEngineer 智能体组合与 Autopilot 平台，并列出客户自述的验证、实现与模拟流程收益，可用于比较智能体接入 EDA 流程的方式。
ChipAgents 官方技术博客AI 评分3838 
ChipAgents 谈芯片设计的 AI 原生流程：用快速粗估为智能体筛选设计假设
ChipAgents 工程负责人 Mehir 在演讲中指出，多智能体并行生成设计假设的速度可能超过物理评估能力，3D IC 中热、时序、功耗与电迁移/IR drop 的多物理耦合进一步加剧这一瓶颈。
EEJournalAI 评分5858 
Cognichip 推出 ACI Enterprise，称可像芯片设计师一样推理
Cognichip 推出 ACI Enterprise，称其以跨规格、RTL、网表、布局到版图多层抽象训练的物理信息模型，在设计早期预判下游影响，而不必反复运行综合与物理设计工具。
ChipNexus 官方动态AI 评分5858 ChipNexus 发布 NEX v5.74，强化 FPGA 分阶段委派与构建结果核查
ChipNexus 发布 NEX v5.74，将 FPGA 流程拆分为工程建立、综合、实现、比特流导出等阶段分别委派，并为 Lattice Radiant 增加映射阶段。
ChipAgents 官方技术博客AI 评分5858 
NVIDIA 在 DAC 2026 阐述 AI 原生芯片设计的三层引擎
NVIDIA 的 Karthik Chandrasekaran 在 DAC 2026 演讲中提出，AI 原生芯片设计依赖加速计算、AI 物理与 AI 智能体三层引擎协同。
ChipNexus 官方动态AI 评分5858 
ChipNexus 介绍 NEX 智能体平台及其 CHASE 设计原则
ChipNexus（原 Primis AI）介绍其从 RapidGPT 演进而来的 NEX 智能体平台，并说明 Composable、Hierarchical、Adaptable、Secure、Extensible 五项 CHASE 原则。
合见工软精选AI 评分7272 合见工软发布UniVista Verification GOAT验证智能体工具包
合见工软在2026 IDAS设计自动化产业峰会上发布UniVista Verification GOAT，包含面向软件仿真、验证调试与根因分析、回归测试管理、硬件仿真与FPGA原型验证的四类专业Agent，可独立使用或组合，并支持通过开放接口接入客户自有Agent。
推荐理由：合见工软发布验证智能体家族，公开四类Agent分工、工具反馈闭环与两项自测结果，可用于比较验证流程的接入方式。
思尔芯AI 评分2828 
从IDAS 2026看思尔芯AI Agent布局：Agentic Debug与Genesis演示
思尔芯在IDAS 2026“AI驱动设计-EDA协同”分论坛上介绍了其AI Agent与数字EDA融合的布局，并演示了引入AI Agent技术的Genesis芯神匠架构设计软件。该Agent在虚拟原型调试中可自动调用仿真工具，定位OpenSBI固件故障导致的启动异常问题。思尔芯称此次分享与Demo只是其AI战略的“初亮相”，更多AI Agent与数字EDA融合的产品与解决方案蓄势待发。
Sigasi 官方动态AI 评分2222 Sigasi 网络研讨会：从提示词到端到端智能体工程
Sigasi 将于 10 月 14 日举办网络研讨会，演示 AI 智能体如何端到端完成完整工程目标，而非只处理孤立任务。两场演示分别从设计需求生成并配置完整 HDL 项目、再由 Sigasi 检查智能体成果，以及从现有代码库生成编译顺序与库映射以驱动下游仿真流程。智能体通过 Sigasi CLI 调用项目感知分析，daemon 模式在多次调用间保持项目加载，所有处理均在本地或用户 VPC 内完成。
ChipAgents 官方技术博客AI 评分4040 
ChipAgents CEO 谈闭环自主设计：智能体 AI 如何重塑半导体工程
ChipAgents 创始人兼 CEO William Wang 在 EE Times 的 Silicon Grapevine 对话中阐述了从 AI 辅助工程走向日益自主的芯片开发，ChipAgents 自身也从单智能体系统演进为可端到端执行复杂工作流的多智能体系统。
Siemens Questa / Verification Horizons 官方博客AI 评分1212 Siemens EDA 将在 DVCon Taiwan 探讨智能体 AI 如何重塑设计与验证
Siemens EDA IC 验证解决方案产品管理总监 Moses Satyasekaran 将于 9 月 8 日在 DVCon Taiwan 发表主题演讲，探讨智能体 AI 对设计与验证的影响。
雷峰网AI 评分4747 
Cadence滕晋庆：AI有望让芯片设计时间减半，但资深工程师仍是核心竞争力
Cadence资深副总裁滕晋庆在CadenceLIVE 2026上判断，AI EDA短期内有望让相同制程下设计相同芯片的时间缩短一半，但至少未来五年看不到AI独立生成可用芯片。
芯华章AI 评分3838 芯华章刘军在中信证券股权投资峰会演讲：可信Agentic EDA筑牢AI产业底座
芯华章科技研发副总裁刘军在中信证券第五届股权投资会议上表示，芯华章已布局智能设计和智能验证Agent，相关测试实现仿真效率7倍以上提升、自动化Debug效率10倍以上提升、自动化Formal验证效率提升70X。他提出可信EDA的核心是用确定性EDA工具对AI输出进行求证并形成可追溯证据链，以应对生成式AI提升代码效率后更重要的芯片设计验证需求。
ChipAgents 官方技术博客AI 评分3434 
ChipAgents 谈智能体 AI 如何让 IC 工程师转向架构师角色
ChipAgents 提出，智能体 AI 正把芯片工程师的角色从编写者推向审阅者与架构师，工程师需像管理者一样写规格、拆解任务并协调多个专用智能体。芯片设计数据远少于公开代码库，且网表、波形、寄生参数等非文本表示需借助仿真、形式化、物理设计与时序工具解读，因此最强架构是基础模型语义推理与半导体专用工具、自动验证的结合。
ChipNexus 官方动态AI 评分4242 ChipNexus NEX v5.67 发布：支持第三方 MCP 服务器与技能命令化
ChipNexus 发布 NEX v5.67，新增第三方 MCP 服务器支持，可按活跃工作流动态加载并只启动所需服务器。用户自定义技能可直接作为斜杠命令调用并支持热重载，NEX.md 项目指令在会话中动态重读。该版本还加入后台作业管理与轮询、终止工具，并优化读取上限、原子编辑和轮询以减少 token 消耗。
Chipmind 官方动态AI 评分2222 Chipmind 演示 RTL Canvas：面向芯片设计的生成式 UI
Chipmind 演示了其生成式 UI 产品 RTL Canvas：工程师在现有芯片架构图上画红叉删除模块，AI 智能体 Chipmind John 解析意图、更新 RTL 实现，并以可交互的可视化 diff 返回结果供审批。该演示仅覆盖一个简单示例，Chipmind 称 RTL Canvas 旨在让团队以架构而非文本提示的方式设计、探索和评审大规模芯片与复杂 SoC，更多能力仍在开发中。
ChipNexus 官方动态精选AI 评分6262 ChipNexus 发布 NEX v5.61，改进仓库导航与 EDA 工具结果呈现
ChipNexus 发布 NEX v5.61，新增仓库级 grep 和 glob 工具，让智能体在遵循嵌套 .gitignore 规则的前提下检索大型代码库，并优先处理近期修改的文件。
推荐理由：原文列出仓库级检索、EDA 工具结果结构化与缓存改进，可用于比较智能体接入现有 RTL 与验证流程的条件。
ChipAgents 官方技术博客AI 评分3636 
ChipAgents 谈多智能体编排：通往 IC 设计自主化的路径
ChipAgents 提出以多智能体编排替代单点 AI 智能体，让多个专用智能体在隔离沙箱中并行探索假设、调用 EDA 工具并评估结果，由工程师在关键节点审核。其平台在客户 WhaleChip 的部署中把 3D IC 根因分析从数天缩短到 15 分钟。文章以功耗优化流程为例，说明单点加速无法压缩整体串行循环，编排才能压缩整个设计迭代。
ChipAgents 官方技术博客AI 评分5050 
ChipAgents 如何用 AI 智能体加速时序收敛
ChipAgents 介绍其构建 AI 智能体闭环以加速时序收敛的方法：在 RTL 阶段为智能体提供分钟级的快速 PPA 反馈，使其能比较不同方案、剔除导致功耗或面积不可接受回退的时序修复。
芯华章AI 评分2222 IC Agent 会写会跑会改，工程师还怎么长本事？
芯华章转载文章讨论 IC Agent 演示读 spec、生成 RTL 与 testbench、读 log 给 patch 并整理报告后，工程师如何继续成长。作者认为 Agent 最危险之处在于提前替人处理掉失败、反馈与打回，而判断对错、风险、证据和边界的能力才是可迁移的护城河。
EE TimesAI 评分5858 Siemens EDA 与 NVIDIA 谈自验证 EDA 智能体：Fuse Agent 与 NeMo Gym 如何支撑长周期工作流
EE Times 播客邀请 Siemens EDA 首席 AI 战略官 Amit Gupta 与 NVIDIA 工业与计算工程副总裁 Tim Costa，讨论双方合作中的领域限定自验证 AI 智能体，即不只执行任务，还用基于物理的 EDA 软件验证自身输出。