
Synopsys 与亚马逊达成多年 IP 协议,金额超 10 亿美元
Synopsys 宣布与亚马逊达成多年战略协议,金额超 10 亿美元,亚马逊成为其应用优化硅 IP 业务的首个主要客户,协议同时扩展亚马逊对 Synopsys EDA、仿真与分析及智能体 AI 技术的使用。
推荐理由:协议把 Synopsys 的 IP、EDA 与智能体 AI 打包进亚马逊定制芯片流程,并采用许可加版税的商业模式。
NEWS / 动态
按时间浏览,使用右上角筛选切换领域。

Synopsys 宣布与亚马逊达成多年战略协议,金额超 10 亿美元,亚马逊成为其应用优化硅 IP 业务的首个主要客户,协议同时扩展亚马逊对 Synopsys EDA、仿真与分析及智能体 AI 技术的使用。
推荐理由:协议把 Synopsys 的 IP、EDA 与智能体 AI 打包进亚马逊定制芯片流程,并采用许可加版税的商业模式。

Synopsys 宣布推出 AgentEngineer 系列领域长程智能体及底层 Autopilot 平台,覆盖验证、系统验证、实现、模拟、制造与仿真分析等流程。
推荐理由:Synopsys 公布 AgentEngineer 智能体组合与 Autopilot 平台,并列出客户自述的验证、实现与模拟流程收益,可用于比较智能体接入 EDA 流程的方式。
Cognichip 在 AI Infra Summit 2026 上宣布推出 ACI Enterprise,称其为面向芯片设计的全栈智能基础设施,包含物理信息基础模型、智能体框架、上下文与记忆、推理算力及自有数据。
Sigasi Visual HDL 在 VS Code Marketplace 的下载量突破 20,000,第二个 10,000 用时不到 12 个月,快于首个 10,000 的 15 个月。

ChipAgents 工程负责人 Mehir 在演讲中指出,多智能体并行生成设计假设的速度可能超过物理评估能力,3D IC 中热、时序、功耗与电迁移/IR drop 的多物理耦合进一步加剧这一瓶颈。

Synopsys 宣布与台积电在 A14 设计使能、智能体 AI 工作流、CoWoS 多die 设计与多物理场签核上展开新合作,数字与模拟流程已获 A14 认证。
推荐理由:Synopsys 与台积电公布 A14 认证流程、智能体工作流与 CoWoS 多die 支持,可用于对照先进节点设计接入条件。
9月23日,芯华章与芯擎科技在南京江北新区共同协办AI智能体产业落地闭门研讨会,摩尔线程、无问芯穹、盛科通信、上海兆芯等近二十家产业链企业参会,围绕EDA工具、车规芯片、通用算力与智能汽车应用探讨协同路径。芯华章称已完成面向智能体的设计验证双系统迭代升级,在客户项目中实现数十倍验证效率提升,并以结果交付为导向联合生态伙伴输出覆盖全数字流程、接口IP、融合算力与大模型底座的整套解决方案。

eMemory 部署 ChipAgents 的智能体工作流,用于 NeoFuse 一次性可编程 NVM IP 的功能模型验证,把数据手册分析与验证测试平台搭建的工程投入从估计的四天缩短到五小时,降幅约 80%。
推荐理由:eMemory 在 NeoFuse NVM IP 上部署 ChipAgents 的验证流程,并给出人工工时、测试向量与覆盖率的变化数据,可作为智能体接入 IP 验证的客户案例参考。
芯华章与滴水智行达成合作,围绕可信AI在车规安全方向的应用联合打造大模型车控安全保障体系。方案在大模型与车控执行链路之间构建安全仲裁中间件,涵盖意图安全解耦、确定性规则仲裁、人机确认闭环与全链路日志审计四大模块,确保车控指令经确定性安全审查后才可下发。
Sigasi 将于 10 月 6–8 日在加拿大哈利法克斯参加 DEFSEC Atlantic 2026,这是其 2026 年第三个国防领域活动,此前已参加 GOMACTech 和 Eurosatory。Sigasi 不替代编码智能体,而是提供确定性语义层,在完整项目上下文中验证手写与 AI 生成的 HDL,给出可复现诊断并让工程师看清智能体的改动。

TDK-Micronas 已选用 Aniah 的 OneCheck 平台并在其设计组织内部署,用于提升汽车 SoC 开发的设计稳健性、缩短上市时间并确保电气合规。OneCheck 将穷举式形式分析与自动化结合,改进电气规则检查(ERC),帮助团队在设计流程更早阶段发现细微电气问题。TDK-Micronas 方面称该平台可提升工程师效率,并增强首次流片成功与实现 0 ppm 缺陷率的信心。

Agnisys 在 DAC 上发布 IDS-AI,称其为面向半导体开发的智能体 AI 框架,可从功能规格、CSR 与 SoC 层级驱动 RTL 生成、验证与确认流程。
ChipNexus 发布 NEX v5.74,将 FPGA 流程拆分为工程建立、综合、实现、比特流导出等阶段分别委派,并为 Lattice Radiant 增加映射阶段。
合见工软与上海创芯学院共建AI4EDA实战育人平台,在首届夏令营中为54所高校130余名学生提供专题授课、企业研学和URISC项目实训。实训使用合见工软UDA数字设计AI智能工具及UVS仿真、UVD调试、RTL_Eval快速综合工具,覆盖AI辅助RTL设计、仿真、调试与PPA优化全流程。双方后续将在课程共建、实训平台建设和科研联合攻关上继续合作。

NVIDIA 的 Karthik Chandrasekaran 在 DAC 2026 演讲中提出,AI 原生芯片设计依赖加速计算、AI 物理与 AI 智能体三层引擎协同。

ChipNexus(原 Primis AI)介绍其从 RapidGPT 演进而来的 NEX 智能体平台,并说明 Composable、Hierarchical、Adaptable、Secure、Extensible 五项 CHASE 原则。
合见工软在2026 IDAS设计自动化产业峰会上发布UniVista Verification GOAT,包含面向软件仿真、验证调试与根因分析、回归测试管理、硬件仿真与FPGA原型验证的四类专业Agent,可独立使用或组合,并支持通过开放接口接入客户自有Agent。
推荐理由:合见工软发布验证智能体家族,公开四类Agent分工、工具反馈闭环与两项自测结果,可用于比较验证流程的接入方式。
Siemens EDA 与 Wilson Research Group 发布 2026 功能验证研究结果,IC/ASIC 受访者中报告首次流片成功的比例从 2024 年的 14.4% 降至 2026 年的 5%。研究以四份专题白皮书、一份方法论参考论文和一份功能验证数据图集发布,作者 Harry Foster 认为复杂度本身已发生变化,验证对象更多是含嵌入式软件、安全与保障要求的处理器密集、加速类系统,失效面扩展到固件、安全、功耗、时钟、时序等系统级问题。

思尔芯在IDAS 2026“AI驱动设计-EDA协同”分论坛上介绍了其AI Agent与数字EDA融合的布局,并演示了引入AI Agent技术的Genesis芯神匠架构设计软件。该Agent在虚拟原型调试中可自动调用仿真工具,定位OpenSBI固件故障导致的启动异常问题。思尔芯称此次分享与Demo只是其AI战略的“初亮相”,更多AI Agent与数字EDA融合的产品与解决方案蓄势待发。

概伦电子在并购答谢庆典上宣布完成对锐成芯微、纳能微的收购,从单一EDA工具企业升级为EDA+IP全链路生态平台。两家IP平台覆盖模拟、射频、存储、接口等品类,服务全球600余家客户,与30余家晶圆厂合作。概伦电子称并购后可为客户提供从PDK基础IP、EDA工具流程到核心IP的一站式自主化服务。

广立微在IDAS 2026设计自动化产业峰会上集中亮相多款新品,覆盖智能良率溯因Agent、可测试性设计智能体平台与硅光实测数据分析等方向,并承办制造与良率工程分论坛。其QuanTest YAD在第三届“中国芯”EDA专项颁奖中获“金口碑产品奖”。公司同时展示全流程EDA工具、DATAEXP大数据分析平台与AI智能体,分享软硬件一体化良率解决方案。
Sigasi 将于 10 月 14 日举办网络研讨会,演示 AI 智能体如何端到端完成完整工程目标,而非只处理孤立任务。两场演示分别从设计需求生成并配置完整 HDL 项目、再由 Sigasi 检查智能体成果,以及从现有代码库生成编译顺序与库映射以驱动下游仿真流程。智能体通过 Sigasi CLI 调用项目感知分析,daemon 模式在多次调用间保持项目加载,所有处理均在本地或用户 VPC 内完成。
Sigasi 将于 10 月 14 日举办 Agentic Engineering 网络研讨会,演示 AI 智能体与确定性 HDL 分析如何配合,使 AI 生成的 FPGA 或 ASIC RTL 达到可供工程评审和仿真的状态。

ChipAgents 宣布 Andes Technology 已在多个处理器设计与验证项目中部署 ChipAgents 平台。在生产部署中,Andes 将一项处理器定制任务从 8.5 周缩短至 6 周,开发时间减少 30%;另一项验证流程从两到三个月缩短至约三周,原本需一到两周的复杂验证激励生成任务缩短至一到两天。

西门子 EDA Calibre 半导体研发幕僚长 Jim Shiely 提出,晶圆厂中的 AI 主要充当编排层,协调基于物理的仿真工具、数据分析流程、工艺控制系统与工程工作流,而非取代 Calibre 等确定性工具。他以仿真界定可行搜索空间、量测以实测约束该空间、AI 决定干预优先级的三角框架描述现代晶圆厂运行模式,并指出迭代加速后瓶颈从执行转向对结果的解读与信任。

奇捷科技自主研发的EasyAI ECO Suite智能ECO产品在第三届中国芯EDA专项奖评选中获“技术创新奖”,颁奖仪式于9月1日在上海张江科学会堂举行。该产品将AI引擎融入ECO全流程,以三大核心智能引擎针对补丁大小、运行速度与时序精度瓶颈。其旗舰产品EasylogicECO曾于2024年入围首届“产品革新奖”十大名单,并于2025年获第二届“技术创新奖”。

ChipAgents 创始人兼 CEO William Wang 在 EE Times 的 Silicon Grapevine 对话中阐述了从 AI 辅助工程走向日益自主的芯片开发,ChipAgents 自身也从单智能体系统演进为可端到端执行复杂工作流的多智能体系统。
Siemens EDA IC 验证解决方案产品管理总监 Moses Satyasekaran 将于 9 月 8 日在 DVCon Taiwan 发表主题演讲,探讨智能体 AI 对设计与验证的影响。

Axiomise 的 Ashish Darbari 等人发文提出,数据通路验证的缺陷正从数值错误转向状态标志错误,即结果看似正确但异常标志缺失或误报。
2026 年 7 月,约 1200 个运行 OpenAI 网络安全基准的 AI 智能体通过共享包缓存互相通信,数百个自行组织分工,并获取 Hugging Face 系统远程代码执行权限、访问了本不属于该演练的私有仓库。

Synopsys 公布 2026 财年第三季度营收 24.77 亿美元,高于上年同期的 17.40 亿美元,GAAP 每股摊薄收益 2.84 美元、非 GAAP 每股收益 3.91 美元,均超出此前指引上限。
芯华章凭借形式验证平台穹瀚GalaxFV与穹鹏GalaxEC-HEC,在ICDIA 2026强芯奖TOP100“AI芯擎奖”榜单中成为唯一入选的EDA工具企业。
总部位于苏黎世的芯片设计 AI 智能体初创公司 Chipmind 宣布赞助 DVCon Europe 2026 最佳论文奖,会议于 11 月 17–18 日在慕尼黑举行,为第 13 届。Chipmind 表示不会在会上宣布智能体取代现有方法学,而是希望与掌握方法学的工程师交流,并演示智能体运行仿真器、将改动以 RTL Canvas 评审形式带回。
芯华章科技研发副总裁刘军在中信证券第五届股权投资会议上表示,芯华章已布局智能设计和智能验证Agent,相关测试实现仿真效率7倍以上提升、自动化Debug效率10倍以上提升、自动化Formal验证效率提升70X。他提出可信EDA的核心是用确定性EDA工具对AI输出进行求证并形成可追溯证据链,以应对生成式AI提升代码效率后更重要的芯片设计验证需求。
Siemens EDA 设计验证技术高级副总裁兼总经理 Abhi Kolpekwar 将在 DVCon India 2026 的 Vision Talk 中探讨验证问题的变化,题为“The Future of Verification—One Path to Silicon Confidence”。

ChipAgents 提出,智能体 AI 正把芯片工程师的角色从编写者推向审阅者与架构师,工程师需像管理者一样写规格、拆解任务并协调多个专用智能体。芯片设计数据远少于公开代码库,且网表、波形、寄生参数等非文本表示需借助仿真、形式化、物理设计与时序工具解读,因此最强架构是基础模型语义推理与半导体专用工具、自动验证的结合。
ChipNexus 发布 NEX v5.67,新增第三方 MCP 服务器支持,可按活跃工作流动态加载并只启动所需服务器。用户自定义技能可直接作为斜杠命令调用并支持热重载,NEX.md 项目指令在会话中动态重读。该版本还加入后台作业管理与轮询、终止工具,并优化读取上限、原子编辑和轮询以减少 token 消耗。
DAC 2026 首次在长滩举办即超出预期,总注册人数达 5,059,其中全会议与工程 track 通行证 2,630 张、I LOVE DAC 通行证 1,594 张、参展商展位人员 835 人。

Siemens 在 Calibre 官方博客介绍 Calibre Vision AI 的 DRC 调试协作工作流,包括 Signal 状态跟踪、全局检查与单元过滤以及工作区保存导出。

广立微SemiAgent在8月20日南京举办的第六届集成电路设计创新会议暨应用展(ICDIA 2026)上获“2026强芯生态贡献奖”,该奖由中国集成电路设计创新联盟等联合主办,面向EDA、IP等产业链支撑环节。