
如何用 Chipmind Agents 与 RTL Canvas 操作 IP-XACT
Chipmind 介绍如何用 RTL Canvas 将 IP-XACT 元数据可视化为原理图,并由 Chipmind Agents 在底层执行编辑。以开源 PULPino 打包中 882 行 XML 的 apb_uart 组件为例,画布按总线类型着色、折叠物理端口,代理通过 add_instance、connect 等类型化操作生成结构化增量并以 Visual Diff 呈现。
NEWS / 动态
按时间浏览,使用右上角筛选切换领域。

Chipmind 介绍如何用 RTL Canvas 将 IP-XACT 元数据可视化为原理图,并由 Chipmind Agents 在底层执行编辑。以开源 PULPino 打包中 882 行 XML 的 apb_uart 组件为例,画布按总线类型着色、折叠物理端口,代理通过 add_instance、connect 等类型化操作生成结构化增量并以 Visual Diff 呈现。
Chipmind 通过瑞士创新署 Innosuisse 的 Start-up Innovation Projects 计划获得 137 万瑞士法郎资助,用于扩充研发与工程团队、加速开发 AI 驱动芯片设计技术。
总部位于苏黎世的芯片设计 AI 智能体初创公司 Chipmind 宣布赞助 DVCon Europe 2026 最佳论文奖,会议于 11 月 17–18 日在慕尼黑举行,为第 13 届。Chipmind 表示不会在会上宣布智能体取代现有方法学,而是希望与掌握方法学的工程师交流,并演示智能体运行仿真器、将改动以 RTL Canvas 评审形式带回。
Chipmind 演示了其生成式 UI 产品 RTL Canvas:工程师在现有芯片架构图上画红叉删除模块,AI 智能体 Chipmind John 解析意图、更新 RTL 实现,并以可交互的可视化 diff 返回结果供审批。该演示仅覆盖一个简单示例,Chipmind 称 RTL Canvas 旨在让团队以架构而非文本提示的方式设计、探索和评审大规模芯片与复杂 SoC,更多能力仍在开发中。

Chipmind 发布 RTL Canvas,称其为芯片设计工程师与 AI 智能体之间的首个双向契约界面,工程师可在 RTL 图上直接绘制架构意图,智能体生成的改动以可视化差异回显。
Chipmind 已搬入苏黎世 Technopark 更大的办公室,以扩展其自主芯片设计智能体并容纳新员工。新总部地址为 Chipmind AG, Technoparkstrasse Nr. 1, ZE 4012, 8005 Zürich,公司同时接入当地的 AI Startup Center 生态。

Chipmind 宣布参与 CHIPS-JU 旗下 ODE4EC 项目并出席在米兰举行的启动会,该项目聚焦面向欧洲芯片的开源设计环境。Chipmind 在 ODE4EC-PIV 分支中贡献基于其专有 Agent Harnesses 的芯片设计学习循环,用于自主执行工作流、从错误中学习并迭代至设计正确。
Chipmind 称其芯片设计智能体 John 在 20 分钟内把 SHA 加密核集成进一颗 SoC,改动 15 个文件且 CI 测试通过,全程无人工交互。John 在既有设计环境中调用 EDA 工具,完成 OBI 到 AXI 桥接、扩展 RTL 测试平台与固件测试并跑通仿真,最终由人类工程师评审通过。

Chipmind CEO Harald Kröll 在达沃斯 AI House 参加“GenAI is More Than LLMs”专题讨论,介绍 AI 芯片设计如何跨越通用大模型与开发流程之间的“空白地带”。他指出,通用模型能力虽广,但半导体行业的真正加速来自将 AI 原生融入复杂的 EDA 与开发环境,构建面向硬件工作流的设计感知系统。
Chipmind 官方阐述其 AI 设计助手将 IP-XACT(IEEE 1685)、SystemRDL 等标准化元数据作为一等输入输出,并同步生成寄存器映射、文档与固件头文件。