CHIPS Alliance 赞助 Latch-Up 2026，展示 SystemVerilog 工具、Verilator 与开放 PDK 进展
CHIPS Alliance 赞助了 5 月 1-3 日在加拿大滑铁卢举行的 Latch-Up 2026 开源硅会议，会上多场演讲与其倡议相关。
NEWS / 动态
#PDK
按时间浏览，使用右上角筛选切换领域。
CHIPS AllianceAI 评分4242
IEEE TCAD精选AI 评分6262 面向近 1 K 低温 IC 的商用体 CMOS PDK 几何可扩展 DC I–V 校准方法
研究提出一套针对低温 CMOS 集成电路设计的商用 PDK 校准方法，基于基线 PDK 采用的 PSP 紧凑模型，通过几何感知的参数调节流程，用低温 DC 测量校准多种器件几何下的低温 DC I–V 特性，并保持与标准 EDA 工具链兼容。作者据此校准商用 28 nm 体 CMOS PDK 中的一组调谐点器件，构建出原型低温 PDK，并在 1.58 K 下用调谐点器件和未参与调谐的交叉点器件评估预测精度。
推荐理由：论文给出面向 1 K 附近低温 CMOS 的商用 PDK 校准流程，并报告跨器件几何的漏极电流误差下降幅度。
IEEE TCADAI 评分5858 面向MMIC的宽温高精度混合可扩展MIM电容模型
研究针对MMIC传统PDK缺乏宽温、宽频段稳健电容模型的问题，提出带接地电感的π型等效电路，S参数拟合误差低于2%，并解释了器件的热谐振漂移。在此基础上构建物理引导核心与神经网络补偿相结合的混合可扩展模型，参数拟合R²高于0.999，最终模型在整个温度与几何空间内对实测数据的S参数预测R²大于0.98。作者称该工作为恶劣工况下的稳健电路设计提供了高精度可扩展MIM电容模型，其混合方法可推广到其他无源器件。
FOSSi Foundation精选AI 评分6060 
开源 EDA 通讯 El Correo Libre 第 96 期：LibreLane 3.0 发布
FOSSi Foundation 的 El Correo Libre 第 96 期汇总多项开源硬件与 EDA 进展，其中 LibreLane 发布 3.0 版本。
推荐理由：汇总开源 EDA 多项进展，LibreLane 3.0 的流程变化与新增 DFT 插件可供关注开源实现流程的人参考。