Real Intent 发布 Riven 签核 AI 智能体,称签核提速最高 10 倍
Real Intent 发布 Riven 签核 AI 智能体,称可在其全部静态签核工具流程中把签核提速最高 10 倍。该智能体基于生成式与智能体 AI,提供工具知识查询、违例分析与优先级排序、错误根因定位及修复建议,工程师可修改或采纳建议后再运行签核工具。
推荐理由:厂商自述称该智能体覆盖静态签核的知识查询、违例排序与根因调试,可观察AI如何接入签核流程。
NEWS / 动态
按时间浏览,使用右上角筛选切换领域。
Real Intent 发布 Riven 签核 AI 智能体,称可在其全部静态签核工具流程中把签核提速最高 10 倍。该智能体基于生成式与智能体 AI,提供工具知识查询、违例分析与优先级排序、错误根因定位及修复建议,工程师可修改或采纳建议后再运行签核工具。
推荐理由:厂商自述称该智能体覆盖静态签核的知识查询、违例排序与根因调试,可观察AI如何接入签核流程。
Real Intent 宣布为 Meridian CDC 静态签核工具增加微架构分析(MA),称可从 RTL 推断功能意图,识别 FIFO、FSM、计数器、RAM、移位器、寄存器堆和脉冲同步器等结构分析难以完全识别的功能组件。公司称该功能使违例报告精度最高达 98%,设计人员复核负担最多降低 95%。原文将上述数字归于厂商自述,未给出具体设计规模、工艺或独立评测条件。

Real Intent 宣布推出 Conquest MAI,称其为业界首款微架构完整性签核工具,可在 RTL 设计过程中跨层级自动识别 FSM、FIFO、计数器、移位器和存储器等标准功能组件(SFC)并做局部完整性检查。
推荐理由:厂商自述的微架构完整性签核工具,用抽象检查替代布尔求解,可对照其速度与覆盖范围说法。

Rivos 在 AI LLM 与数据分析数据中心芯片的 RTL 签核流程中采用 Real Intent Meridian RDC 做复位域交叉(RDC)签核,在 IP 与芯片两级运行其层次化流程。初始设置约需数小时,借助已有的 Meridian CDC 设置与自动生成输入文件,完整验证并清理设置约需一周;设计、架构与固件团队共同评审复位场景、违例与约束,最终签核允许部分 waiver。
Real Intent 发布 Rivos 使用 Meridian RDC 的案例研究 PDF,需注册登录后下载。页面未披露该案例的具体设计规模、工艺节点或检查结果。