跳到正文
IEEE TCAD·· 2026-05-25AI 评分58

技术与产品 / 摘要阅读

FrqBooster:面向多die FPGA的拥塞感知HLS加速器频率优化映射

Frequency-Oriented HLS Accelerator Exploration via Congestion-Aware Mapping on Multidie FPGA

AI 导读 · 根据来源整理

研究提出面向频率的HLS加速器设计空间探索方法FrqBooster,用拥塞感知的模块映射算法缓解多die FPGA上的跨die互连延迟、局部资源拥塞和设计空间膨胀问题。方法先分析加速器模块间连接并构建优化目标,再分析各模块资源开销并提出两阶段资源均衡策略,最后用拥塞感知算法完成整体探索。实验显示,在U250和U280平台上,FrqBooster相对Vivado默认实现的最大频率提升分别为73.15%和81.22%;在加速器设计空间探索场景中相对相关工作的最大提升为25.84倍。

本站目前提供摘要

以上是对来源材料的中文整理,不是完整论文或全文。研究方法、数据与完整论述请到来源页面核对。

前往 IEEE TCAD 阅读原文 ↗

来源:IEEE TCAD · ieeexplore.ieee.org