内容类型
保留出版状态、基准和实验条件。
7 条精选近 30 天 1 条共收录 20 条
APPlace 是一个布线感知的模拟布局框架，在全局布局阶段同时优化器件位置与接入点（AP）选择，随后通过合法化阶段保留全局布局建立的结构。作者指出，现有解析布局方法在基于中心的线长代理下只优化器件坐标，把接入点选择留给布线；但模拟电路的布线引脚是一段可延伸的端子金属而非固定点，最佳接入点取决于相连器件的摆放位置，仅优化坐标会针对布线器不会使用的连接点。在四个真实模拟基准上，APPlace 在布局面积相当的情况下取得优于代表性基线的整体后布局性能；消融实验显示，去掉接入点协同优化会使 OTA 基准的 CMRR 最多下降 13 dB，比较器延迟增加 23%。
推荐理由：论文指出模拟布线引脚是可延伸金属而非固定点，把接入点选择并入全局布局协同优化，并给出消融影响。
研究提出一种毫米波 CMOS 功率放大器全自动设计方法，先用先验知识引导的分解把整个电路拆成多个可优化子问题，再借助机器学习辅助优化（MLAO）依次迭代求解。其中多分支 MLAO（MB-MLAO）算法用于片上变压器，以实现宽带匹配和高保真阻抗合成。对覆盖 17–41 GHz 的五个功放设计案例，后版图仿真结果显示该方法在保持较高 PPA 的同时明显加快设计流程。原文仅提供摘要，未给出具体工艺节点、对比基线与量化加速数据。
推荐理由：论文给出毫米波 CMOS 功放的分解式自动化流程，可用于比较机器学习辅助优化与传统固定拓扑设计的差异。
研究提出一套针对低温 CMOS 集成电路设计的商用 PDK 校准方法，基于基线 PDK 采用的 PSP 紧凑模型，通过几何感知的参数调节流程，用低温 DC 测量校准多种器件几何下的低温 DC I–V 特性，并保持与标准 EDA 工具链兼容。作者据此校准商用 28 nm 体 CMOS PDK 中的一组调谐点器件，构建出原型低温 PDK，并在 1.58 K 下用调谐点器件和未参与调谐的交叉点器件评估预测精度。
推荐理由：论文给出面向 1 K 附近低温 CMOS 的商用 PDK 校准流程，并报告跨器件几何的漏极电流误差下降幅度。
计算所李华伟-穆嘉楠课题组联合香港中文大学、北京大学在 ICLR 2026 发表论文，提出面向 AI 驱动芯片设计的开源数据集 CircuitNet 3.0。该数据集以 8,659 个通过综合与仿真验证的开源 RTL 设计为基础，经工业级 EDA 流程生成超过 15,000 个设计实例，覆盖 RTL、门级网表到物理布局阶段，每个样本含 RTL 代码与文本描述、结构化图表示和版图图像，并配套经 EDA 流程验证的时序与功耗指标。
推荐理由：论文给出 CircuitNet 3.0 的构建流程与跨阶段多模态数据，可用于比较 AI for EDA 时序与功耗预测的数据条件。
研究提出一种生成真实感 Verilog 设计的方法及配套工具 ChiGen，用于缓解 HDL 基准设计稀缺的问题。ChiGen 最初为测试 Cadence 的 Jasper 形式验证平台而开发，现已开源，并在 Verible、Verilator、Yosys 等工具中发现零日缺陷。其设计原理包括概率文法引导生成、基于 Hindley–Milner 算法的类型推断，以及由数据流分析支持的代码注入。在标准硬件上部署后，ChiGen 在结构多样性、代码覆盖率和缺陷发现能力上优于 Verismith、TransFuzz、VlogHammer 等现有 Verilog Fuzzer。
推荐理由：论文介绍开源 Verilog 生成工具 ChiGen 的设计原理，并说明其在结构多样性、代码覆盖率和找 bug 能力上的对比结果。
研究提出 TopoSizing 端到端框架，直接从原始网表理解模拟与混合信号电路，并把理解结果转化为优化收益。方法先用图算法把电路组织为器件、模块、级的分层表示，再由 LLM 智能体执行假设、验证、修正的迭代循环并做一致性检查，生成显式标注；验证后的洞见通过 LLM 引导的初始采样和停滞触发的信赖域更新接入贝叶斯优化。在 55nm CMOS 工艺的 OTA、FC-OTA、StrongArm 锁存比较器和 LDO 四类真实电路上。
推荐理由：该框架把大模型智能体与贝叶斯优化结合，用于从原始网表理解模拟电路并完成尺寸设计，摘要给出四类电路上的效率与调用次数对比。
论文提出DIONet3D，一种面向3D IC IR drop预测的双输入双输出神经网络，同时接收上下两层裸片的特征图，经U-Net结构共享主干后同时输出两层裸片的IR drop图。为建模3D供电效应，作者引入物理引导的3D增强PDN表示，用高斯核平滑把平面PDN条带转为空间连续特征，并编码垂直混合键合（HB）/硅通孔（TSV）连接以刻画跨裸片供电。方法还采用多损失函数动态加权的复合损失以平衡多任务收敛。实验称其优于现有CNN方法并具较好泛化性，与商用EDA仿真工具相比结构及空间相似度高，CPU推理下运行速度最高提升309倍、内存降低89倍。摘要未给出具体设计规模、工艺与基线细节。
推荐理由：论文给出双输入双输出网络与物理引导的3D PDN表示，可用于比较3D IC IR drop预测的代理模型方案。