跳到正文
IEEE TCAD·· 2026-04-16AI 评分48

技术与产品 / 摘要阅读

面向VLSI面积最小化的层约束瓶颈通道布线算法

Layer-Constrained Bottleneck Channel Routing for Area Minimization in VLSI Designs

AI 导读 · 根据来源整理

针对层约束瓶颈通道布线(BCR)问题,提出首个基于曼哈顿布线模型线段重分配的布线算法,含层约束全局布线与层约束详细布线两阶段。在10个测试瓶颈通道上,相比Taniguchi两层算法与SCR组合,平均仅用54.7%的CPU时间,并进一步减少2.6%布线面积和1.7%过孔数;相比三层算法与SCR组合,平均仅用19.3%的CPU时间。

本站目前提供摘要

以上是对来源材料的中文整理,不是完整论文或全文。研究方法、数据与完整论述请到来源页面核对。

前往 IEEE TCAD 阅读原文 ↗

来源:IEEE TCAD · ieeexplore.ieee.org