跳到正文
EDA前沿EDA FRONTIER
LibreLane ASIC设计流程发行·· 2026-04-30AI 评分22

技术与产品 / 摘要阅读

LibreLane ASIC 设计流程 3.0.3 发布

3.0.3

AI 导读 · 根据来源整理

LibreLane ASIC 设计流程发布 3.0.3,OpenROAD.STA 支持 OpenSTA 3 的 scene 语法以写入时序模型,Verilator 对多驱动网络报错。该版本还修复了旧 PDK 配置在 STD_CELL_LIBRARY_OPT 下的冲突,并更新了安装器与弃用变量相关文档。

本站目前提供摘要

以上是对来源材料的中文整理,不是完整论文或全文。研究方法、数据与完整论述请到来源页面核对。

前往 LibreLane ASIC设计流程发行 阅读原文 ↗

来源:LibreLane ASIC设计流程发行 · github.com