Siemens EDA 阐述智能体 EDA 的物理验证基础
Siemens EDA 在系列文章第三篇中提出，可信的智能体 EDA 工作流应在每一步由确定性的物理 EDA 引擎确认智能体输出，而非只在流程结束时校验。
NEWS / 动态
#厂商自述
按时间浏览，使用右上角筛选切换领域。
Semiconductor EngineeringAI 评分5858 Semiconductor EngineeringAI 评分5858 ChipAgents 谈回归分诊中自主根因分析的规模化
ChipAgents 撰文介绍其面向回归分诊的 AI 原生根因分析方法，把调试拆成 bug 难度与 bug 数量两个维度，并给出从回归、智能分箱、见证仿真选择、波形重跑到自主 RCA、修复、验证、最终回归的端到端流程。
Semiconductor EngineeringAI 评分3838 Cadence AI Super Agents 如何用 Mental Model 协调芯片设计工作流
Cadence 的 Agentic AI Super Agents 面向芯片设计中反复出现的“失败—假设—修改—重跑”协调循环，可跨工具编排多步工程任务、关联证据并提出后续步骤，工程师仍负责定义目标、验证结果与最终签核。
ChipAgents 官方新闻室AI 评分5858 ChipAgents 将 IC-star 智能体平台扩展至数字与模拟芯片设计
ChipAgents 宣布把其智能体 AI 平台扩展至数字与模拟芯片设计，由 IC-star 芯片神经引擎驱动，整合设计知识本体、推理核心、多物理场模型和模型路由四项能力。
Tom’s HardwareAI 评分5858 Cadence 发布 Maestro 专用 AI 模型组合，称结果质量提升最高 30%
Cadence 发布面向芯片设计智能体的领域专用 AI 模型组合 Maestro，称与通用 AI 模型相比结果质量最高提升 30%，同一任务 token 效率最高达 5 倍。
Sigasi 官方动态AI 评分5555 Sigasi 演示 AI 智能体跑完整 HDL 工作流：自报完成后仍有诊断遗留
Sigasi 在 10 月 14 日的线上研讨会中让 AI 智能体（演示用 Claude Code）完成两个 HDL 工程目标，两者都自行结束，但确定性分析仍报出未用信号、generic 映射问题、未约束信号类型和空范围等遗留项。
ChipAgents 官方技术博客AI 评分5858 
ChipAgents 阐述回归分诊的自主根因分析编排思路
ChipAgents 在官方博客中提出面向回归分诊的 AI 原生根因分析思路，把调试难点拆为缺陷难度与缺陷数量两个维度，并指出最难的是大规模下的难缺陷。其流程为传统分箱后再做一次智能分箱合并疑似同源失败，只对每个分箱挑选最小见证仿真并开启波形转储，再交给自主 RCA 生成修复并验证，最后重跑回归确认。
Synopsys 官方新闻RSS精选AI 评分7070 
Synopsys 与 OpenAI 宣布战略合作，共同开发芯片设计专用模型 GPT-Synopsys
Synopsys 与 OpenAI 宣布签署多年战略合作协议，共同开发芯片设计专用模型 GPT-Synopsys，OpenAI 将授权使用 Synopsys 的 EDA 工具来开发该模型，双方还约定收入分成与联合市场推广。
推荐理由：Synopsys 与 OpenAI 签署多年协议共同开发芯片设计专用模型，原文交代了分工、收入框架与早期客户接洽状态。
Tom’s HardwareAI 评分6060 
2026 年芯片设计工具中的智能体现状：Cadence、Synopsys 与 Siemens 的自主性主张
Tom's Hardware 梳理了 Cadence、Synopsys 和 Siemens EDA 三家在 2026 年推出的芯片设计智能体进展。
Tom’s HardwareAI 评分6565 
Synopsys 推出 Autopilot 平台与 AgentEngineer 智能体方案
Synopsys 宣布 AgentEngineer 解决方案，基于新的 Autopilot 平台，覆盖验证、系统验证、实现、模拟与混合信号设计、制造、仿真与分析六个领域，公司称已有 50 多项客户合作，计划 2026 年底正式可用。
Synopsys 官方新闻RSS精选AI 评分7373 
Synopsys 推出 AgentEngineer 长程智能体组合与 Autopilot 平台
Synopsys 宣布推出 AgentEngineer 系列领域长程智能体及底层 Autopilot 平台，覆盖验证、系统验证、实现、模拟、制造与仿真分析等流程。
推荐理由：Synopsys 公布 AgentEngineer 智能体组合与 Autopilot 平台，并列出客户自述的验证、实现与模拟流程收益，可用于比较智能体接入 EDA 流程的方式。
Cognichip 官方技术博客AI 评分5858 Cognichip 发布 ACI Enterprise 芯片设计全栈智能基础设施
Cognichip 在 AI Infra Summit 2026 上宣布推出 ACI Enterprise，称其为面向芯片设计的全栈智能基础设施，包含物理信息基础模型、智能体框架、上下文与记忆、推理算力及自有数据。
ChipAgents 官方技术博客AI 评分3838 
ChipAgents 谈芯片设计的 AI 原生流程：用快速粗估为智能体筛选设计假设
ChipAgents 工程负责人 Mehir 在演讲中指出，多智能体并行生成设计假设的速度可能超过物理评估能力，3D IC 中热、时序、功耗与电迁移/IR drop 的多物理耦合进一步加剧这一瓶颈。
ChipAgents 官方新闻室精选AI 评分6060 
eMemory 部署 ChipAgents 验证 NeoFuse NVM IP，数据手册分析与测试平台搭建工时减少约 80%
eMemory 部署 ChipAgents 的智能体工作流，用于 NeoFuse 一次性可编程 NVM IP 的功能模型验证，把数据手册分析与验证测试平台搭建的工程投入从估计的四天缩短到五小时，降幅约 80%。
推荐理由：eMemory 在 NeoFuse NVM IP 上部署 ChipAgents 的验证流程，并给出人工工时、测试向量与覆盖率的变化数据，可作为智能体接入 IP 验证的客户案例参考。
ChipNexus 官方动态AI 评分5858 
ChipNexus 介绍 NEX 智能体平台及其 CHASE 设计原则
ChipNexus（原 Primis AI）介绍其从 RapidGPT 演进而来的 NEX 智能体平台，并说明 Composable、Hierarchical、Adaptable、Secure、Extensible 五项 CHASE 原则。
合见工软精选AI 评分7272 合见工软发布UniVista Verification GOAT验证智能体工具包
合见工软在2026 IDAS设计自动化产业峰会上发布UniVista Verification GOAT，包含面向软件仿真、验证调试与根因分析、回归测试管理、硬件仿真与FPGA原型验证的四类专业Agent，可独立使用或组合，并支持通过开放接口接入客户自有Agent。
推荐理由：合见工软发布验证智能体家族，公开四类Agent分工、工具反馈闭环与两项自测结果，可用于比较验证流程的接入方式。
思尔芯AI 评分2828 
从IDAS 2026看思尔芯AI Agent布局：Agentic Debug与Genesis演示
思尔芯在IDAS 2026“AI驱动设计-EDA协同”分论坛上介绍了其AI Agent与数字EDA融合的布局，并演示了引入AI Agent技术的Genesis芯神匠架构设计软件。该Agent在虚拟原型调试中可自动调用仿真工具，定位OpenSBI固件故障导致的启动异常问题。思尔芯称此次分享与Demo只是其AI战略的“初亮相”，更多AI Agent与数字EDA融合的产品与解决方案蓄势待发。
Sigasi 官方动态AI 评分2222 Sigasi 网络研讨会：从提示词到端到端智能体工程
Sigasi 将于 10 月 14 日举办网络研讨会，演示 AI 智能体如何端到端完成完整工程目标，而非只处理孤立任务。两场演示分别从设计需求生成并配置完整 HDL 项目、再由 Sigasi 检查智能体成果，以及从现有代码库生成编译顺序与库映射以驱动下游仿真流程。智能体通过 Sigasi CLI 调用项目感知分析，daemon 模式在多次调用间保持项目加载，所有处理均在本地或用户 VPC 内完成。
Siemens Calibre 官方技术博客AI 评分2222 
西门子 EDA 谈晶圆厂中的 AI：从摩尔定律走向加速回报
西门子 EDA Calibre 半导体研发幕僚长 Jim Shiely 提出，晶圆厂中的 AI 主要充当编排层，协调基于物理的仿真工具、数据分析流程、工艺控制系统与工程工作流，而非取代 Calibre 等确定性工具。他以仿真界定可行搜索空间、量测以实测约束该空间、AI 决定干预优先级的三角框架描述现代晶圆厂运行模式，并指出迭代加速后瓶颈从执行转向对结果的解读与信任。
Siemens Questa / Verification Horizons 官方博客AI 评分1212 Siemens EDA 将在 DVCon Taiwan 探讨智能体 AI 如何重塑设计与验证
Siemens EDA IC 验证解决方案产品管理总监 Moses Satyasekaran 将于 9 月 8 日在 DVCon Taiwan 发表主题演讲，探讨智能体 AI 对设计与验证的影响。
EDNAI 评分3838 
AI 如何重塑 IC 签核：信任、速度与智能工作流
西门子 EDA 阐述 AI 在 IC 签核中的定位：核心签核计算仍由确定性算法完成以保证结果可复现，AI 则用于外围任务。AI 已在三方面提升效率：验证作业的资源优化与实时监控、错误分组与优先级排序、跨团队错误分派协作。文中举例称一家领先 GPU 厂商借助 AI 驱动的可视化分析将验证时间缩短 50%，把数周工作压缩到数天。
芯华章AI 评分3838 芯华章刘军在中信证券股权投资峰会演讲：可信Agentic EDA筑牢AI产业底座
芯华章科技研发副总裁刘军在中信证券第五届股权投资会议上表示，芯华章已布局智能设计和智能验证Agent，相关测试实现仿真效率7倍以上提升、自动化Debug效率10倍以上提升、自动化Formal验证效率提升70X。他提出可信EDA的核心是用确定性EDA工具对AI输出进行求证并形成可追溯证据链，以应对生成式AI提升代码效率后更重要的芯片设计验证需求。
ChipAgents 官方技术博客AI 评分3636 
ChipAgents 谈多智能体编排：通往 IC 设计自主化的路径
ChipAgents 提出以多智能体编排替代单点 AI 智能体，让多个专用智能体在隔离沙箱中并行探索假设、调用 EDA 工具并评估结果，由工程师在关键节点审核。其平台在客户 WhaleChip 的部署中把 3D IC 根因分析从数天缩短到 15 分钟。文章以功耗优化流程为例，说明单点加速无法压缩整体串行循环，编排才能压缩整个设计迭代。
ChipAgents 官方技术博客AI 评分5050 
ChipAgents 如何用 AI 智能体加速时序收敛
ChipAgents 介绍其构建 AI 智能体闭环以加速时序收敛的方法：在 RTL 阶段为智能体提供分钟级的快速 PPA 反馈，使其能比较不同方案、剔除导致功耗或面积不可接受回退的时序修复。
EE TimesAI 评分5858 Siemens EDA 与 NVIDIA 谈自验证 EDA 智能体：Fuse Agent 与 NeMo Gym 如何支撑长周期工作流
EE Times 播客邀请 Siemens EDA 首席 AI 战略官 Amit Gupta 与 NVIDIA 工业与计算工程副总裁 Tim Costa，讨论双方合作中的领域限定自验证 AI 智能体，即不只执行任务，还用基于物理的 EDA 软件验证自身输出。
Siemens Calibre 官方技术博客AI 评分5858 
Siemens 推出 Calibre Vision AI，将数十亿 DRC 违例归并为可处理信号
Siemens 在 Calibre 官方博客介绍 Calibre Vision AI，用于先进节点 DRC 调试，把数十亿条违例压缩为数百个可处理的 Signal。
奇捷科技AI 评分2020 
奇捷科技携 EasyAI ECO Suite 亮相 DAC 2026
奇捷科技在 DAC 2026 展示最新技术成果 EasyAI ECO Suite，将 AI 引擎融入 ECO 全流程，贯穿 SYN NETLIST ECO、DFT NETLIST ECO 与 PR NETLIST ECO 各阶段，以三大核心智能引擎针对补丁大小、运行速度与时序精度瓶颈。
芯华章AI 评分3838 Agentic EDA 的验证命门：生成更多测试不如形成证据链
芯华章转载文章指出，验证类 Agent 虽能批量生成 testbench、assertion 和 coverage item，但验证材料变便宜不等于可信验证变便宜。
EE TimesAI 评分3030 
Siemens EDA 详解 Fuse EDA AI 系统背后的构建思路
Siemens EDA 的 Niranjan Sitapure 与 Jeff Dyck、Ryan Silk 对谈，讲述 Fuse EDA AI 系统背后的故事与设计思路。该系统针对设计师大量时间花在工具配置、学习和调试上的问题，可自动配置复杂工具设置、诊断并修复失败的仿真，把原本耗时数小时的任务缩短到数秒。它深度集成于现有工具、环境和界面，并通过开放方式扩展到用户自有数据、工具和应用。
Real Intent 官方动态精选AI 评分6262 Real Intent 发布 Riven 签核 AI 智能体，称签核提速最高 10 倍
Real Intent 发布 Riven 签核 AI 智能体，称可在其全部静态签核工具流程中把签核提速最高 10 倍。该智能体基于生成式与智能体 AI，提供工具知识查询、违例分析与优先级排序、错误根因定位及修复建议，工程师可修改或采纳建议后再运行签核工具。
推荐理由：厂商自述称该智能体覆盖静态签核的知识查询、违例排序与根因调试，可观察AI如何接入签核流程。
Cognichip 官方技术博客AI 评分3838 Cognichip 展示 Seascape 演示：ACI 将芯片前端设计从 20 周压缩至 10 天
Cognichip 在 EETimes Chiplet Conference 上演示了 Seascape——一个用 200 行 Python 编写的全程序化海面计算应用，其实际运行在为此定制的硬件上，含超 8 万行密集数学代码、2000 周期流水线和 256 个并行物理实例。
NVIDIA 官方动态AI 评分2222 
NVIDIA 如何用 Agent Toolkit 构建可信专用 AI
NVIDIA 介绍其 Agent Toolkit，由 Nemotron 开放模型、NemoClaw 蓝图和 OpenShell 运行时组成，为企业和开发者提供可定制、可控制的专用 AI 智能体基础。
ChipAgents 官方技术博客精选AI 评分6060 
ChipAgents 发布首个芯片设计智能体模型 Renoir
ChipAgents 发布首个面向芯片设计的智能体大模型 Renoir，基于开源权重 MoE 大模型微调，可在气隙本地环境部署。官方称在覆盖 RTL 生成、缺陷定位与规格到代码实现的内部芯片设计基准上，Renoir 超过其基座模型、接近 Claude Opus 4.6，成本降低一半以上。团队表示该模型在数据、时间和算力受限预算下训练，属于一次试水，后续将扩大数据集和训练规模。
推荐理由：ChipAgents 公布 Renoir 的微调来源、内部基准覆盖任务与成本对比，可了解其自评口径与本地部署条件。
ChipAgents 官方技术博客AI 评分3838 
为何芯片工程师应关注 AI 生成的行为模型
ChipAgents 技术博客阐述用智能体 AI 快速生成高保真行为模型的六步流程：定义范围、生成参考数据、产出模型、对照黄金仿真验证、迭代精修、部署到仿真环境。
ChipAgents 官方技术博客AI 评分3030 
ChipAgents CEO 谈智能体 AI 为何是 EDA 以来芯片设计最大变革
ChipAgents 创始人兼 CEO William Wang 在 2026 GSA Tech Summit 小组讨论"加速设计到制造——AI 的新前沿？"上阐述了智能体 AI 是 EDA 之后芯片设计的下一轮演进。
ChipAgents 官方技术博客AI 评分5858 
ChipAgents 推出一周年回顾：用波形智能体处理 TB 级仿真调试
ChipAgents 发布博客回顾 Waveform Agents 推出一周年，称其面向芯片验证波形调试，通过选择性波形提取、跨文件信号追踪和自动回归分诊，在 TB 级仿真数据上运行，可检测设计或测试平台中的功能失败与断言违规，无需预设错误特征。
ChipAgents 官方技术博客AI 评分2222 
ChipAgents 博客：AI 智能体当前可自动化的六项验证任务
ChipAgents 博客列出 AI 智能体当前可自动化的六项芯片验证任务，包括回归失败分诊、根因分析、UVM 生成与覆盖率收敛等。文章称验证已占 ASIC 与 FPGA 项目工程时间的 60-70%，约四分之三半导体项目延期，验证问题是主要延误原因之一。智能体可跨 RTL、波形、仿真日志、UVM 环境、断言与覆盖率数据库推理，自动解析日志、聚类失败、匹配缺陷库并生成 RCA 摘要。
IC Manage 官方动态AI 评分4242 IC Manage GDP-AI 以生成式与智能体 AI 改造 IP 生命周期管理
IC Manage 宣布为 GDP-AI 设计与 IP 管理系统新增生成式与智能体 AI 能力，用 AI 驱动的 IP 打包、IP 支持和 IP 发现流程替代人工，加速系统与半导体公司的 IP 复用。
Aniah 电气验证与AI技术文章 官方动态AI 评分2222 为什么模拟设计的 AI 需要超越网表的上下文：Aniah 的白皮书解析
Aniah 发布白皮书，阐述模拟与混合信号验证中 AI 不能只依赖原始网表，因为网表只描述连接关系，不包含设计意图、电源域、工作模式和系统约束。其方法基于确定性语义重建、根因聚类和 System Conditional Analysis（SysCon），将原始电路数据转化为经过验证、具备因果依据的模型。
IC Manage 官方动态AI 评分4242 IC Manage 增强 GDP-AI：面向 Cadence Virtuoso 定制 IC 设计
IC Manage 宣布对面向 Cadence Virtuoso 定制 IC 设计的 GDP-AI 设计及 IP 管理系统进行重大增强，覆盖高级暂存、快速定制、AI 驱动工作流自动化和图形化设计差异比对。