Silvaco 网络研讨会:用 FTCO™ 代理模型探索 GAA NSFET 设计空间
Silvaco 举办网络研讨会,演示面向 GAA NSFET 的完整 FTCO™ 工作流,覆盖从纳米片形成工艺仿真到器件仿真,并用 Victory DoE 与 Victory Analytics 将少量高保真仿真转化为 AI 代理模型。
NEWS / 动态
按时间浏览,使用右上角筛选切换领域。
Silvaco 举办网络研讨会,演示面向 GAA NSFET 的完整 FTCO™ 工作流,覆盖从纳米片形成工艺仿真到器件仿真,并用 Victory DoE 与 Victory Analytics 将少量高保真仿真转化为 AI 代理模型。

Semiconductor Engineering 圆桌讨论指出,左移正从验证扩展到系统级验证,工具与模型割裂的工作流让已通过验证的组件仍出现 bug 逃逸。Synopsys 的 Frank Schirrmeister 认为智能体 AI 可改善跨学科协调、识别瓶颈并优化工具使用,但无法取代仿真和硬件仿真等基础流程。

芯和半导体在2026用户生态大会上发布EDA2027版本,新增3DIC PDK和光电联合仿真平台,并将AI for EDA从单点功能推向平台化。

Synopsys、Silvaco、Axiomise与Hiveware专家在Semiconductor Engineering圆桌讨论中指出,AI智能体和数字孪生正让材料、晶体管结构与芯片架构等更多设计选项得以更早探索,但左移并未消除验证瓶颈。
Siemens EDA 在系列文章第三篇中提出,可信的智能体 EDA 工作流应在每一步由确定性的物理 EDA 引擎确认智能体输出,而非只在流程结束时校验。
ChipAgents 撰文介绍其面向回归分诊的 AI 原生根因分析方法,把调试拆成 bug 难度与 bug 数量两个维度,并给出从回归、智能分箱、见证仿真选择、波形重跑到自主 RCA、修复、验证、最终回归的端到端流程。
Cadence 的 Agentic AI Super Agents 面向芯片设计中反复出现的“失败—假设—修改—重跑”协调循环,可跨工具编排多步工程任务、关联证据并提出后续步骤,工程师仍负责定义目标、验证结果与最终签核。
Siemens EDA 首席科学家 Harry Foster 将于 11 月 10 日举办网络研讨会,解读 2026 功能验证研究。研究显示,IC/ASIC 项目首次流片成功率已降至仅 5%,约四分之三的 IC/ASIC 与 FPGA 项目未能按原计划推进。
ChipAgents 宣布把其智能体 AI 平台扩展至数字与模拟芯片设计,由 IC-star 芯片神经引擎驱动,整合设计知识本体、推理核心、多物理场模型和模型路由四项能力。
Cadence 发布面向芯片设计智能体的领域专用 AI 模型组合 Maestro,称与通用 AI 模型相比结果质量最高提升 30%,同一任务 token 效率最高达 5 倍。
Sigasi 发布 23 段短视频、共 7 个章节,演示 Sigasi Visual HDL 在真实 SystemVerilog、Verilog 和 VHDL 代码上的功能,无需安装即可按任意顺序观看。
Accellera 批准功能安全语言标准 FSL LRM 1.0 发布,该标准提供数据模型驱动的语言,用于编写和交换 FMEDA 数据,包括失效模式、安全机制和安全指标。Agnisys、Intel、Siemens EDA 和 Synopsys 在引述中表示支持,并称该标准有助于弥合 ISO 26262 与 IEC 61508 要求同数据采集共享方式之间的差距,提升半导体供应链的互操作性与可追溯性。

Synopsys 在 NVIDIA GTC Berlin 展示 20 多款 GPU 加速的 EDA 与多物理场方案,现已支持 50 个 NVIDIA CUDA-X 库和框架。

NVIDIA 在 GTC Berlin 宣布 cuDSS 正式可用,用于加速结构应力、流体、电磁场和半导体器件行为等仿真计算。imec 与英飞凌用 Synopsys 软件配合 NVIDIA 加速计算,S-Litho 在 imec 模型上基准测试最高 40 倍加速,英飞凌用 Sentaurus Device 配合 CUDA 库在下一代功率器件三维击穿仿真上实现 12 倍加速。
NVIDIA 宣布 cuDSS 正式发布,这是 CUDA-X 库,把工程与科学仿真中的大规模稀疏系统求解迁移到 GPU 上。
推荐理由:cuDSS 把稀疏求解放到 GPU 上,原文列出应用材料、Cadence、Synopsys 等工具接入后的加速倍数,可用于比较仿真流程的 GPU 改造条件。

ChipAgents 被列入 2026 Inc. Power Partner Awards 获奖名单,该奖项表彰为创业者与企业提供关键服务的 B2B 公司。这家 2024 年成立、总部位于圣克拉拉的智能体 AI 平台已部署在 200 多家半导体公司,平台与模型和工具无关,可运行在客户防火墙内。

NVIDIA 发布开源 1200 亿参数模型 Nemotron 3.5 Super VL,并推出面向边缘的 Bolt 74B-A9B 24GB 与 Bolt E4B 4GB。
Sigasi 在 10 月 14 日的线上研讨会中让 AI 智能体(演示用 Claude Code)完成两个 HDL 工程目标,两者都自行结束,但确定性分析仍报出未用信号、generic 映射问题、未约束信号类型和空范围等遗留项。
Siemens Digital Industries Software 与 NVIDIA 将 GPU 加速计算光刻库 cuLitho 集成进 Siemens Calibre,在 OPC 等光刻优化负载上实现最高 12 倍加速。
推荐理由:原文给出 Calibre 与 cuLitho 集成在光刻优化负载上的加速倍数与仿真区间,可用于判断 GPU 加速在 OPC、ILT 流程中的接入位置。

Siemens Calibre 博客介绍用 Insight Analyzer 做结构签核,从 VDD、GND 等已知电压源沿电路图传播,标出在给定使能/关断配置下缺少直流路径的网络。

芯和半导体Notus封装PCB多物理仿真平台在2026中国工博会上获国芯展创新成果奖,这是其系统级EDA连续第二年在该展会获奖。Notus集成信号、电源、电热、热应力等多物理仿真能力,并引入AI智能体平台AgentEvo参与问题定位与设计优化。芯和称该平台已在芯耀辉、易卜半导体、英韧科技、超聚变及联想等用户场景中形成验证。

西门子将在 ITC 2026 展台演示其 In-System Test 验证方法,把 Tessent 实现与 Questa One、Veloce CS 验证技术连成可扩展的分阶段流程。

ChipAgents 在官方博客中提出面向回归分诊的 AI 原生根因分析思路,把调试难点拆为缺陷难度与缺陷数量两个维度,并指出最难的是大规模下的难缺陷。其流程为传统分箱后再做一次智能分箱合并疑似同源失败,只对每个分箱挑选最小见证仿真并开启波形转储,再交给自主 RCA 生成修复并验证,最后重跑回归确认。

Synopsys 在 2026 投资者日公布长期增长战略与财务模型,预计 2027 财年营收同比增长约 15% 至 11.15 亿美元区间中值。
推荐理由:投资者日披露的长期财务框架与 AOIP、GPT-Synopsys 合作,可用于观察 EDA 厂商在 AI 设计上的商业路径。

Synopsys 与 OpenAI 宣布签署多年战略合作协议,共同开发芯片设计专用模型 GPT-Synopsys,OpenAI 将授权使用 Synopsys 的 EDA 工具来开发该模型,双方还约定收入分成与联合市场推广。
推荐理由:Synopsys 与 OpenAI 签署多年协议共同开发芯片设计专用模型,原文交代了分工、收入框架与早期客户接洽状态。

Siemens Calibre xACT 支持 CFET 建模,并覆盖正面与背面金属层、界面、硅通孔及复杂布线图形的提取,用于分析 CFET 与埋入式电源轨结构中的寄生电阻和电容。

Tom's Hardware 梳理了 Cadence、Synopsys 和 Siemens EDA 三家在 2026 年推出的芯片设计智能体进展。

Synopsys 宣布 AgentEngineer 解决方案,基于新的 Autopilot 平台,覆盖验证、系统验证、实现、模拟与混合信号设计、制造、仿真与分析六个领域,公司称已有 50 多项客户合作,计划 2026 年底正式可用。

Synopsys 宣布推出 AgentEngineer 系列领域长程智能体及底层 Autopilot 平台,覆盖验证、系统验证、实现、模拟、制造与仿真分析等流程。
推荐理由:Synopsys 公布 AgentEngineer 智能体组合与 Autopilot 平台,并列出客户自述的验证、实现与模拟流程收益,可用于比较智能体接入 EDA 流程的方式。
Cognichip 在 AI Infra Summit 2026 上宣布推出 ACI Enterprise,称其为面向芯片设计的全栈智能基础设施,包含物理信息基础模型、智能体框架、上下文与记忆、推理算力及自有数据。

随着芯片从单片SoC转向Chiplet架构,PCIe 8.0流量可通过UCIe 3.0在封装内裸片间传输,同时保留PCIe协议模型与软件生态。Siemens Avery PCIe VIP与Avery UCIe VIP提供跨层验证框架,覆盖电源管理、复位、重训练、恢复、降级链路与链路错误处理,并含合规测试套件验证事务顺序、载荷完整性与信用恢复。

ChipAgents 工程负责人 Mehir 在演讲中指出,多智能体并行生成设计假设的速度可能超过物理评估能力,3D IC 中热、时序、功耗与电迁移/IR drop 的多物理耦合进一步加剧这一瓶颈。

eMemory 部署 ChipAgents 的智能体工作流,用于 NeoFuse 一次性可编程 NVM IP 的功能模型验证,把数据手册分析与验证测试平台搭建的工程投入从估计的四天缩短到五小时,降幅约 80%。
推荐理由:eMemory 在 NeoFuse NVM IP 上部署 ChipAgents 的验证流程,并给出人工工时、测试向量与覆盖率的变化数据,可作为智能体接入 IP 验证的客户案例参考。

培风图南在IDAS 2026主论坛发布基于TCAD的虚拟工艺平台,该平台属EDA²创新基础设施,覆盖化学机械抛光、沉积、光刻、刻蚀、离子注入、热退火等完整工艺流程,实现从校准到预测再到优化的正向研发闭环。公司称其MozzTCAD是国内唯一支持FinFET、Nanosheet的3D TCAD仿真工具,已通过行业龙头客户验收,并在部分场景实现对国际标杆产品的性能反超。

Siemens EDA 推出 Questa One VeriThreader,用于建立覆盖系统架构到硅片的数字验证线索。其核心是 Verification Capture Point(VCP),将参数化需求与模型、测试、配置和结果等验证证据关联,使验证活动可追溯、可查询。该工具支持跨领域工作流归一化连接,并提供基于角色的访问控制。

ChipNexus(原 Primis AI)介绍其从 RapidGPT 演进而来的 NEX 智能体平台,并说明 Composable、Hierarchical、Adaptable、Secure、Extensible 五项 CHASE 原则。
合见工软在2026 IDAS设计自动化产业峰会上发布UniVista Verification GOAT,包含面向软件仿真、验证调试与根因分析、回归测试管理、硬件仿真与FPGA原型验证的四类专业Agent,可独立使用或组合,并支持通过开放接口接入客户自有Agent。
推荐理由:合见工软发布验证智能体家族,公开四类Agent分工、工具反馈闭环与两项自测结果,可用于比较验证流程的接入方式。
Siemens EDA 与 Wilson Research Group 发布 2026 功能验证研究结果,IC/ASIC 受访者中报告首次流片成功的比例从 2024 年的 14.4% 降至 2026 年的 5%。研究以四份专题白皮书、一份方法论参考论文和一份功能验证数据图集发布,作者 Harry Foster 认为复杂度本身已发生变化,验证对象更多是含嵌入式软件、安全与保障要求的处理器密集、加速类系统,失效面扩展到固件、安全、功耗、时钟、时序等系统级问题。

思尔芯在IDAS 2026“AI驱动设计-EDA协同”分论坛上介绍了其AI Agent与数字EDA融合的布局,并演示了引入AI Agent技术的Genesis芯神匠架构设计软件。该Agent在虚拟原型调试中可自动调用仿真工具,定位OpenSBI固件故障导致的启动异常问题。思尔芯称此次分享与Demo只是其AI战略的“初亮相”,更多AI Agent与数字EDA融合的产品与解决方案蓄势待发。

广立微在IDAS 2026设计自动化产业峰会上集中亮相多款新品,覆盖智能良率溯因Agent、可测试性设计智能体平台与硅光实测数据分析等方向,并承办制造与良率工程分论坛。其QuanTest YAD在第三届“中国芯”EDA专项颁奖中获“金口碑产品奖”。公司同时展示全流程EDA工具、DATAEXP大数据分析平台与AI智能体,分享软硬件一体化良率解决方案。