
Circuit Mind 发布 AVE 智能体验证引擎,并宣布 2500 万美元融资
Circuit Mind 发布 AVE(Agentic Verification Engine),用于自动审查电路原理图,可检查 ACE 生成的设计,也可检查用常规 ECAD 工具手工绘制的原理图。
NEWS / 动态
按时间浏览,使用右上角筛选切换领域。

Circuit Mind 发布 AVE(Agentic Verification Engine),用于自动审查电路原理图,可检查 ACE 生成的设计,也可检查用常规 ECAD 工具手工绘制的原理图。
ChipNexus 宣布 NEX Analog Agent 可用,为其多智能体平台 NEX 增加模拟设计能力,直接对接 Cadence Virtuoso、Spectre 仿真和 Siemens Calibre 物理验证,沿用客户已安装的 EDA 许可与 PDK。
推荐理由:原文列出模拟智能体在 Virtuoso、Spectre、Calibre 上的具体任务与阶段报告方式,可用于判断现有模拟流程的接入条件。
芯华章10月19日在深圳举办Agentic EDA数字流程解决方案研讨会,来自CPU、AI芯片、FPGA、存储及通信芯片领域的六家产业伙伴分享了与芯华章合作的验证实践。
推荐理由:六家芯片公司披露芯华章智能体验证工具在真实项目中的周期、报错收敛与回归人工介入数据,可用于对照验证流程的接入条件。

Tom's Hardware 梳理了 Cadence、Synopsys 和 Siemens EDA 三家在 2026 年推出的芯片设计智能体进展。

Cognichip 推出 ACI Enterprise,称其以跨规格、RTL、网表、布局到版图多层抽象训练的物理信息模型,在设计早期预判下游影响,而不必反复运行综合与物理设计工具。

Synopsys 宣布与台积电在 A14 设计使能、智能体 AI 工作流、CoWoS 多die 设计与多物理场签核上展开新合作,数字与模拟流程已获 A14 认证。
推荐理由:Synopsys 与台积电公布 A14 认证流程、智能体工作流与 CoWoS 多die 支持,可用于对照先进节点设计接入条件。

eMemory 部署 ChipAgents 的智能体工作流,用于 NeoFuse 一次性可编程 NVM IP 的功能模型验证,把数据手册分析与验证测试平台搭建的工程投入从估计的四天缩短到五小时,降幅约 80%。
推荐理由:eMemory 在 NeoFuse NVM IP 上部署 ChipAgents 的验证流程,并给出人工工时、测试向量与覆盖率的变化数据,可作为智能体接入 IP 验证的客户案例参考。

ChipAgents 创始人兼 CEO William Wang 在 EE Times 的 Silicon Grapevine 对话中阐述了从 AI 辅助工程走向日益自主的芯片开发,ChipAgents 自身也从单智能体系统演进为可端到端执行复杂工作流的多智能体系统。

Cadence资深副总裁滕晋庆在CadenceLIVE 2026上判断,AI EDA短期内有望让相同制程下设计相同芯片的时间缩短一半,但至少未来五年看不到AI独立生成可用芯片。

广立微SemiAgent在8月20日南京举办的第六届集成电路设计创新会议暨应用展(ICDIA 2026)上获“2026强芯生态贡献奖”,该奖由中国集成电路设计创新联盟等联合主办,面向EDA、IP等产业链支撑环节。

芯和半导体在DAC 2026现场联合联想集团发布双方EDA Agent战略合作的最新研发成果,打通PCB研发从设计到仿真验证的全流程AI设计闭环。设计环节的AI建库、AI自动布局、AI Checklist三个模块与仿真环节的DDR及高速信号仿真、CCT AI通道检查、高速链路AI优化模块首尾衔接。

Synopsys 创新高级副总裁 Prith Banerjee 在 AMD Advancing AI 活动上表示,公司通过协同设计与多智能体工作流应对物理 AI 时代的芯片设计复杂度。
Silimate CTO Akash 在访谈中介绍公司面向芯片设计者的 copilot,聚焦在综合前发现并修复功能与 PPA 问题。其 PPA 工具 Preqorsor 提供功耗、性能、面积的早期估算并标出瓶颈,目标不是替代综合报告,而是更快反馈,尤其针对较小 RTL 块。公司已有 10+ 客户,包括 Tenstorrent;PPA 预测更多依赖传统机器学习,LLM 则用于优化与功能正确性。