跳到正文

NEWS / 动态

#Siemens EDA

按时间浏览,使用右上角筛选切换领域。

10月29日周四
10月27日周二
  1. ChipNexus66

    ChipNexus 推出 NEX Analog Agent,可接入 Virtuoso、Spectre 与 Calibre

    ChipNexus 宣布 NEX Analog Agent 可用,为其多智能体平台 NEX 增加模拟设计能力,直接对接 Cadence Virtuoso、Spectre 仿真和 Siemens Calibre 物理验证,沿用客户已安装的 EDA 许可与 PDK。

    推荐理由:原文列出模拟智能体在 Virtuoso、Spectre、Calibre 上的具体任务与阶段报告方式,可用于判断现有模拟流程的接入条件。

9月29日周二
  1. Tom’s Hardware50
    Tom’s Hardware的报道配图

    从EDA工具到OpenAI Jalapeño:AI如何参与芯片设计

    芯片设计正从工程师使用AI工具,走向AI系统参与设计下一代AI硬件。Cadence、Synopsys、Siemens EDA等厂商的AI增强工具已用于布局布线、验证等环节,新兴智能体可操作多种EDA工具并迭代优化。OpenAI称Jalapeño项目中AI参与实现、设计空间探索与验证,九个月完成设计到流片,BF16乘法器等模块PPA较人工基线提升56%、21%、10%。

9月2日周三
  1. Siemens Calibre 官方技术博客22
    Siemens Calibre 官方技术博客的报道配图

    西门子 EDA 谈晶圆厂中的 AI:从摩尔定律走向加速回报

    西门子 EDA Calibre 半导体研发幕僚长 Jim Shiely 提出,晶圆厂中的 AI 主要充当编排层,协调基于物理的仿真工具、数据分析流程、工艺控制系统与工程工作流,而非取代 Calibre 等确定性工具。他以仿真界定可行搜索空间、量测以实测约束该空间、AI 决定干预优先级的三角框架描述现代晶圆厂运行模式,并指出迭代加速后瓶颈从执行转向对结果的解读与信任。

8月31日周一
8月27日周四
  1. EDN38
    EDN的报道配图

    AI 如何重塑 IC 签核:信任、速度与智能工作流

    西门子 EDA 阐述 AI 在 IC 签核中的定位:核心签核计算仍由确定性算法完成以保证结果可复现,AI 则用于外围任务。AI 已在三方面提升效率:验证作业的资源优化与实时监控、错误分组与优先级排序、跨团队错误分派协作。文中举例称一家领先 GPU 厂商借助 AI 驱动的可视化分析将验证时间缩短 50%,把数周工作压缩到数天。

8月8日周六
8月5日周三
7月24日周五
  1. EE Times30
    EE Times的报道配图

    Siemens EDA 详解 Fuse EDA AI 系统背后的构建思路

    Siemens EDA 的 Niranjan Sitapure 与 Jeff Dyck、Ryan Silk 对谈,讲述 Fuse EDA AI 系统背后的故事与设计思路。该系统针对设计师大量时间花在工具配置、学习和调试上的问题,可自动配置复杂工具设置、诊断并修复失败的仿真,把原本耗时数小时的任务缩短到数秒。它深度集成于现有工具、环境和界面,并通过开放方式扩展到用户自有数据、工具和应用。

6月8日周一
6月3日周三
4月20日周一
2025年11月18日周二
  1. NVIDIA 官方动态62

    NVIDIA 发布开放模型家族 Apollo,面向半导体与工程仿真

    NVIDIA 在 SC25 大会上发布开放模型家族 Apollo,面向工业与计算工程仿真,覆盖电子器件与半导体、结构力学、天气气候、计算流体力学、电磁和多物理场等领域。

    推荐理由:NVIDIA 发布面向科学仿真的开放模型家族 Apollo,其中半导体方向覆盖缺陷检测与计算光刻,并列出多家 EDA 与设备厂商的接入意向。