Siemens 公布 DVCon Europe 2026 教程与演讲日程
Siemens 将在 11 月 17 日至 18 日举行的 DVCon Europe 2026 上赞助或参与多场教程与技术演讲，覆盖 Agentic AI 加速验证收敛、形式验证、HLS 和软硬件协同验证等主题。
NEWS / 动态
#验证/调试
按时间浏览，使用右上角筛选切换领域。
Siemens Questa / Verification Horizons 官方博客AI 评分2222
芯华章AI 评分2222 芯华章亮相中科创达2026年度技术战略发布会：以可信验证赋能自主智能
芯华章作为可信 Agentic EDA 代表企业亮相中科创达 ThunderWorld 2026 技术战略发布会，首席科学家徐强发表《让自主智能真正值得信任》演讲，分享以可信验证能力赋能自主智能。
Agnisys 官方动态AI 评分3838 Agnisys 与 Axiomise 合作加速 NoC 设计与形式化签核
Agnisys 与 Axiomise 宣布合作，将 Agnisys 的 IDS-NoC 自动 NoC 生成与 Axiomise 的 nocProve 形式化验证技术结合，面向 AI 处理器、GPU 和 AI 推理引擎等 NoC 设计。双方称该组合旨在缩短上市时间、提升复杂 NoC 设计的质量与验证置信度，减少流片前意外和重投片。
合见工软AI 评分3636 
合见工软UVHP硬件仿真加速验证平台获第26届工博会CIIF集成电路创新成果奖
合见工软数据中心级全场景超大容量硬件仿真加速验证平台UVHP在第26届工博会上获“CIIF集成电路创新成果奖”。该平台单机架容量达57亿门，级联可扩展至460亿门，集成自研RTL综合工具UVSyn，填补了国产商用硬件加速器在千片FPGA规模级别的空白。自2024年面世以来，UVHP已应用于AI智算、HPC超算、AD/ADAS智驾等高端芯片开发。
芯华章AI 评分2222 芯华章携手近二十家“Token工厂”龙头共建国产AI生态闭环
9月23日，芯华章与芯擎科技在南京江北新区共同协办AI智能体产业落地闭门研讨会，摩尔线程、无问芯穹、盛科通信、上海兆芯等近二十家产业链企业参会，围绕EDA工具、车规芯片、通用算力与智能汽车应用探讨协同路径。芯华章称已完成面向智能体的设计验证双系统迭代升级，在客户项目中实现数十倍验证效率提升，并以结果交付为导向联合生态伙伴输出覆盖全数字流程、接口IP、融合算力与大模型底座的整套解决方案。
Sigasi 官方动态AI 评分1818 Sigasi 将参加 DEFSEC Atlantic 2026，展示 AI 生成 RTL 的确定性语义验证
Sigasi 将于 10 月 6–8 日在加拿大哈利法克斯参加 DEFSEC Atlantic 2026，这是其 2026 年第三个国防领域活动，此前已参加 GOMACTech 和 Eurosatory。Sigasi 不替代编码智能体，而是提供确定性语义层，在完整项目上下文中验证手写与 AI 生成的 HDL，给出可复现诊断并让工程师看清智能体的改动。
Aniah 官方动态AI 评分3838 
TDK-Micronas 采用 Aniah 的 AI 驱动 OneCheck 平台推进汽车半导体开发
TDK-Micronas 已选用 Aniah 的 OneCheck 平台并在其设计组织内部署，用于提升汽车 SoC 开发的设计稳健性、缩短上市时间并确保电气合规。OneCheck 将穷举式形式分析与自动化结合，改进电气规则检查（ERC），帮助团队在设计流程更早阶段发现细微电气问题。TDK-Micronas 方面称该平台可提升工程师效率，并增强首次流片成功与实现 0 ppm 缺陷率的信心。
芯华章AI 评分5050 芯华章与中国移动在2026中国算力大会联合展示OISA超节点验证系统
芯华章与中国移动在2026中国算力大会联合展出"OISA国芯国连"系统，构建面向OISA协议的计算芯片、交换芯片及互联系统端到端验证闭环。该系统通过速度转换桥实现硬件仿真加速平台与真实交换机直连，并支持对接物理GPU、多台仿真平台接入同一交换机等组网模式，覆盖基础组网调试到大规模超节点集群验证。
合见工软AI 评分2222 合见工软与上海创芯学院共建AI4EDA实战育人平台，夏令营实训UDA与URISC全流程
合见工软与上海创芯学院共建AI4EDA实战育人平台，在首届夏令营中为54所高校130余名学生提供专题授课、企业研学和URISC项目实训。实训使用合见工软UDA数字设计AI智能工具及UVS仿真、UVD调试、RTL_Eval快速综合工具，覆盖AI辅助RTL设计、仿真、调试与PPA优化全流程。双方后续将在课程共建、实训平台建设和科研联合攻关上继续合作。
ChipAgents 官方新闻室AI 评分5858 
ChipAgents 称 Andes 已在其多个处理器项目中部署其智能体平台
ChipAgents 宣布 Andes Technology 已在多个处理器设计与验证项目中部署 ChipAgents 平台。在生产部署中，Andes 将一项处理器定制任务从 8.5 周缩短至 6 周，开发时间减少 30%；另一项验证流程从两到三个月缩短至约三周，原本需一到两周的复杂验证激励生成任务缩短至一到两天。
芯华章AI 评分2525 芯华章形式验证平台穹瀚GalaxFV/穹鹏GalaxEC HEC获2026强芯TOP100“AI芯擎奖”
芯华章凭借形式验证平台穹瀚GalaxFV与穹鹏GalaxEC-HEC，在ICDIA 2026强芯奖TOP100“AI芯擎奖”榜单中成为唯一入选的EDA工具企业。
Chipmind 官方动态AI 评分1212 Chipmind 赞助 DVCon Europe 2026 最佳论文奖
总部位于苏黎世的芯片设计 AI 智能体初创公司 Chipmind 宣布赞助 DVCon Europe 2026 最佳论文奖，会议于 11 月 17–18 日在慕尼黑举行，为第 13 届。Chipmind 表示不会在会上宣布智能体取代现有方法学，而是希望与掌握方法学的工程师交流，并演示智能体运行仿真器、将改动以 RTL Canvas 评审形式带回。
Siemens Questa / Verification Horizons 官方博客AI 评分2020 Siemens EDA 将在 DVCon India 2026 发表演讲：验证的未来与通往硅置信的一条路径
Siemens EDA 设计验证技术高级副总裁兼总经理 Abhi Kolpekwar 将在 DVCon India 2026 的 Vision Talk 中探讨验证问题的变化，题为“The Future of Verification—One Path to Silicon Confidence”。
ChipAgents 官方技术博客AI 评分5050 
ChipAgents 扩大与 NVIDIA 合作，推进芯片设计智能体 AI 与 Renoir 模型
ChipAgents 宣布扩大与 NVIDIA 的合作，以 NVIDIA AI 软件和加速计算推进其面向芯片设计与验证的领域专用模型及智能体系统 Renoir。
OSVVM 官方验证方法新闻AI 评分2222 OSVVM 开发者寻求新资金来源以维持开源验证库开发
OSVVM 开发者 Jim Lewis 在 SynthWorks VHDL 培训资助 OSVVM 开发 25 年后，因 AI 影响对培训持续供资能力存疑，开始在 GitHub 设立赞助页面寻求额外资金来源。
ChipAgents 官方新闻室AI 评分2525 
Ambiq 扩大部署 ChipAgents 智能体 AI 平台，加速超低功耗芯片设计与验证
Ambiq 在完成初步评估后扩大了 ChipAgents 智能体 AI 平台的部署范围，覆盖更多工程团队，用于加速超低功耗芯片的设计与验证。ChipAgents 平台可理解规格、RTL、仿真数据、波形等工程资料，帮助工程师自动化重复任务、加快调试。双方将继续探索智能体 AI 在低功耗半导体开发流程中的更广泛应用。
ChipAgents 官方新闻室AI 评分4242 
ChipAgents 助 Whalechip 将半导体根因分析从数天缩短至分钟级
Whalechip 部署 ChipAgents 的 Agentic AI 平台后，在一轮 60 小时调试中识别出客户存储控制器中的 4 个关键 bug，并将每轮根因分析周期从数天缩短至最短 15 至 60 分钟。
芯华章AI 评分3232 所有人都在做 IC Agent，到底谁有护城河？
芯华章转载文章提出 IC Agent 的“五层地权图”，从设计意图、工程资产、工具引擎、流程闭环到 signoff 信任层划分工程控制点。文章认为护城河不在模型参数，而在谁能把 triage、RCA、repair、rerun 与证据链接入真实项目流程，并留下可复查、可复用、可签字的结果。
ChipAgents 官方技术博客AI 评分2222 
ChipAgents 将在 DAC 2026 现场演示自主芯片设计
ChipAgents 将在 DAC 2026 展位 #1341 现场演示其多智能体平台如何在现有 EDA 工具与设计环境中自动化设计、验证和调试流程。其与 Analog Devices 的 TechTalk 将讨论智能体 AI 在架构探索、RTL 质量分析、验证加速、物理设计优化与设计收敛中的应用。
Aniah 官方动态AI 评分3838 
Aniah 的 AI 驱动电气验证平台 OneCheck 获 Elmos 采用
汽车半导体公司 Elmos 已在各设计团队采用 Aniah 的 AI 驱动电气验证平台 OneCheck，用于提升设计可靠性、加快上市时间并确保汽车 SoC 的电气合规。OneCheck 将穷举式形式分析与自动化结合，在流程早期检出隐藏的电气设计错误。Elmos 产品开发副总裁 Armin Kemna 称其可更早发现复杂电气问题，提升一次流片成功率。
ChipAgents 官方技术博客AI 评分2222 
ChipAgents 庆祝成立两周年：多智能体系统服务全球前 80 家半导体公司
ChipAgents 在成立两周年之际披露，其多智能体系统已服务全球前 80 家半导体公司，自主执行 RTL 设计、验证、调试等复杂工作流。公司称截至 2026 年 10 月已有超过 200 个半导体企业部署、全球用户社区超过 2 万人。ChipAgents 2024 年创立于 UCSB 人工智能实验室，未来将聚焦以数量级提升生产力并保证结果质量。
Cognichip 官方技术博客AI 评分3636 
Cognichip 全球 AI 硬件黑客松：220+ 学生 10 天生成约 75 万行 RTL
Cognichip 全球高校 AI 硬件黑客松吸引三大洲 220 多名学生，60 多支队伍在十天左右完成 64 个 ASIC 与 FPGA 项目，合计生成约 75 万行 RTL，并颁出 6500 美元奖金及小型物理芯片流片名额。
思尔芯AI 评分2525 
思尔芯携手Andes四城巡回展，以EDA与生态共筑RISC-V创新落地
思尔芯全程参与Andes晶心科技主办的“RISC-V Now! by Andes”全球巡回论坛（新竹、圣何塞、北京、上海四城），通过演讲与现场演示展示其数字EDA工具链如何加速RISC-V芯片从设计到量产。
CHIPS AllianceAI 评分2222 CHIPS Alliance 执行董事 Rob Mains 谈开源硅的信任、工具与未来
CHIPS Alliance 执行董事 Rob Mains 在开发者访谈中回顾从 IBM 到 Oracle 的硅开发全栈经历，提出开源硅应聚焦各方共需的基础组件，让企业把资源投向差异化创新。他以 Caliptra 为例称开源硬件 IP 已能设计、集成进 SoC 并量产部署，生产就绪需靠多次流片与持续使用来证明。他指出 DRC 与形式验证仍需与代工厂深化协作，规模化协作的最大障碍是信任而非技术。