NVIDIA cuDSS 正式发布，加速工程与科学仿真
NVIDIA 宣布 cuDSS 正式发布，这是 CUDA-X 库，把工程与科学仿真中的大规模稀疏系统求解迁移到 GPU 上。
推荐理由：cuDSS 把稀疏求解放到 GPU 上，原文列出应用材料、Cadence、Synopsys 等工具接入后的加速倍数，可用于比较仿真流程的 GPU 改造条件。
NEWS / 动态
#Cadence
按时间浏览，使用右上角筛选切换领域。
NVIDIA 官方动态精选AI 评分6565
广立微AI 评分4747 
广立微亮相IDAS 2026峰会：发布多款良率与DFT新品，QuanTest YAD获“金口碑产品奖”
广立微在IDAS 2026设计自动化产业峰会上集中亮相多款新品，覆盖智能良率溯因Agent、可测试性设计智能体平台与硅光实测数据分析等方向，并承办制造与良率工程分论坛。其QuanTest YAD在第三届“中国芯”EDA专项颁奖中获“金口碑产品奖”。公司同时展示全流程EDA工具、DATAEXP大数据分析平台与AI智能体，分享软硬件一体化良率解决方案。
Arm 官方动态AI 评分2222 Arm AGI CPU 如何支撑大规模高负载智能体 AI 工作负载
Arm 介绍其 AGI CPU 如何支撑大规模智能体 AI 工作负载：该 CPU 以每核更高的内存与 I/O 带宽、更低 TDP 和更高机架密度，作为 AI 基础设施的编排引擎。
EDNAI 评分5252 
下一波 EDA：DATE 2026 的观察与启示
EDA 行业资深人士 Simon Davidmann 复盘 4 月在意大利维罗纳举行的 DATE 2026，认为 AI 已不再是与芯片设计并列的独立话题，而是同时作为工作负载、设计工具、验证挑战与安全风险出现。
IEEE TCAD精选AI 评分7171 ChiGen：面向 EDA 工具测试的自底向上 Verilog 设计生成方法
研究提出一种生成真实感 Verilog 设计的方法及配套工具 ChiGen，用于缓解 HDL 基准设计稀缺的问题。ChiGen 最初为测试 Cadence 的 Jasper 形式验证平台而开发，现已开源，并在 Verible、Verilator、Yosys 等工具中发现零日缺陷。其设计原理包括概率文法引导生成、基于 Hindley–Milner 算法的类型推断，以及由数据流分析支持的代码注入。在标准硬件上部署后，ChiGen 在结构多样性、代码覆盖率和缺陷发现能力上优于 Verismith、TransFuzz、VlogHammer 等现有 Verilog Fuzzer。
推荐理由：论文介绍开源 Verilog 生成工具 ChiGen 的设计原理，并说明其在结构多样性、代码覆盖率和找 bug 能力上的对比结果。
UCIe ConsortiumAI 评分5555 
Chiplet Summit 2026：UCIe 3.0 获互操作奖项，Intel 与 Cadence 演示跨厂商互操作
UCIe Consortium 在 Chiplet Summit 2026 上宣布，UCIe 3.0 规范获得大会连接与互操作性最佳展示奖，该规范将数据率提升至 48 GT/s 和 64 GT/s，并增强功耗优化与可管理性。
UCIe ConsortiumAI 评分3838 
UCIe 联盟研讨会：Chiplet 生态协作与 UCIe 3.0 采用进展
UCIe 联盟举办研讨会，Alphawave Semi、Siemens EDA、Synopsys、Cadence 与 Ayar Labs 等成员公司探讨 UCIe 如何加速 chiplet 设计。