跳到正文

NEWS / 动态

#Cadence

按时间浏览,使用右上角筛选切换领域。

10月30日周五
10月29日周四
10月27日周二
  1. ChipNexus66

    ChipNexus 推出 NEX Analog Agent,可接入 Virtuoso、Spectre 与 Calibre

    ChipNexus 宣布 NEX Analog Agent 可用,为其多智能体平台 NEX 增加模拟设计能力,直接对接 Cadence Virtuoso、Spectre 仿真和 Siemens Calibre 物理验证,沿用客户已安装的 EDA 许可与 PDK。

    推荐理由:原文列出模拟智能体在 Virtuoso、Spectre、Calibre 上的具体任务与阶段报告方式,可用于判断现有模拟流程的接入条件。

10月26日周一
  1. Cadence 官方财报40

    Cadence 2026年第三季度财务报表

    Cadence公布截至2026年9月30日的第三季度财报,总营收16.33亿美元,同比增长约22%,产品与维护收入14.87亿美元,服务收入1.46亿美元。当季净利润2.90亿美元,摊薄每股收益1.05美元,研发支出5.38亿美元。公司预计第四季度GAAP营业利润率30%-31%,非GAAP营业利润率44%-45%。

10月21日周三
  1. NVIDIA 官方动态55
    NVIDIA 官方动态的报道配图

    NVIDIA 发布 cuDSS 正式版,并公布 Synopsys、Cadence 等仿真 GPU 加速进展

    NVIDIA 在 GTC Berlin 宣布 cuDSS 正式可用,用于加速结构应力、流体、电磁场和半导体器件行为等仿真计算。imec 与英飞凌用 Synopsys 软件配合 NVIDIA 加速计算,S-Litho 在 imec 模型上基准测试最高 40 倍加速,英飞凌用 Sentaurus Device 配合 CUDA 库在下一代功率器件三维击穿仿真上实现 12 倍加速。

10月6日周二
  1. DAC 设计自动化大会22

    2027 DAC(Chips to Systems Conference)开放征稿,聚焦 AI 重塑芯片与系统设计

    DAC 2027 已开放征稿,会议将于 2027 年 7 月 11–14 日在圣何塞会议中心举行,这是 DAC 首次在圣何塞举办。征稿覆盖 AI、Design、EDA、Security 与 Systems 五大方向,设研究论文、工程报告、专题讨论、工作坊与教程等投稿形式,关注 AI 应用算力需求及 agentic AI 进入设计流程带来的性能、功耗、验证、安全与系统集成新问题。

9月29日周二
  1. Tom’s Hardware50
    Tom’s Hardware的报道配图

    从EDA工具到OpenAI Jalapeño:AI如何参与芯片设计

    芯片设计正从工程师使用AI工具,走向AI系统参与设计下一代AI硬件。Cadence、Synopsys、Siemens EDA等厂商的AI增强工具已用于布局布线、验证等环节,新兴智能体可操作多种EDA工具并迭代优化。OpenAI称Jalapeño项目中AI参与实现、设计空间探索与验证,九个月完成设计到流片,BF16乘法器等模块PPA较人工基线提升56%、21%、10%。

9月21日周一
9月4日周五
  1. 广立微47
    广立微的报道配图

    广立微亮相IDAS 2026峰会:发布多款良率与DFT新品,QuanTest YAD获“金口碑产品奖”

    广立微在IDAS 2026设计自动化产业峰会上集中亮相多款新品,覆盖智能良率溯因Agent、可测试性设计智能体平台与硅光实测数据分析等方向,并承办制造与良率工程分论坛。其QuanTest YAD在第三届“中国芯”EDA专项颁奖中获“金口碑产品奖”。公司同时展示全流程EDA工具、DATAEXP大数据分析平台与AI智能体,分享软硬件一体化良率解决方案。

8月31日周一
8月26日周三
8月12日周三
7月27日周一
7月23日周四
7月18日周六
  1. 每日经济新闻60
    每日经济新闻的报道配图

    月之暗面发布Kimi K3,称48小时自主完成芯片构建优化与验证

    月之暗面7月17日凌晨发布Kimi K3,官方称其搭载2.8万亿参数、100万Token上下文,是当前参数体量最大的开源大模型,完整权重将于7月27日前发布。官方表示在连续48小时自主智能体运行中,K3基于开源EDA工具和Nangate 45nm工艺库独立完成芯片的构建、优化与验证,该芯片在100 MHz下完成时序收敛,仿真解码吞吐持续超过每秒8700个Token。

6月23日周二
6月5日周五
6月3日周三
5月12日周二
5月7日周四
  1. IEEE TCAD71

    ChiGen:面向 EDA 工具测试的自底向上 Verilog 设计生成方法

    研究提出一种生成真实感 Verilog 设计的方法及配套工具 ChiGen,用于缓解 HDL 基准设计稀缺的问题。ChiGen 最初为测试 Cadence 的 Jasper 形式验证平台而开发,现已开源,并在 Verible、Verilator、Yosys 等工具中发现零日缺陷。其设计原理包括概率文法引导生成、基于 Hindley–Milner 算法的类型推断,以及由数据流分析支持的代码注入。在标准硬件上部署后,ChiGen 在结构多样性、代码覆盖率和缺陷发现能力上优于 Verismith、TransFuzz、VlogHammer 等现有 Verilog Fuzzer。

    推荐理由:论文介绍开源 Verilog 生成工具 ChiGen 的设计原理,并说明其在结构多样性、代码覆盖率和找 bug 能力上的对比结果。

4月29日周三
3月6日周五
2月18日周三
2月11日周三
2025年12月25日周四
  1. 奇捷科技22
    奇捷科技的报道配图

    EDA资深专家金峻出任奇捷科技应用工程总监

    形式验证与功能性ECO领域资深专家金峻于2025年12月8日加入奇捷科技,担任应用工程总监,负责客户支持与深度解决方案设计。金峻拥有超过二十年经验,曾在Cadence担任产品工程师及AE架构师,负责LEC、Low Power及ECO等解决方案落地。奇捷科技称其专长将推动ECO产品价值落地与服务升级。

2025年11月26日周三
2025年11月18日周二
  1. NVIDIA 官方动态62

    NVIDIA 发布开放模型家族 Apollo,面向半导体与工程仿真

    NVIDIA 在 SC25 大会上发布开放模型家族 Apollo,面向工业与计算工程仿真,覆盖电子器件与半导体、结构力学、天气气候、计算流体力学、电磁和多物理场等领域。

    推荐理由:NVIDIA 发布面向科学仿真的开放模型家族 Apollo,其中半导体方向覆盖缺陷检测与计算光刻,并列出多家 EDA 与设备厂商的接入意向。