ChipNexus 发布 NEX v5.21:改进控制流与终端交互
ChipNexus 发布 NEX v5.21,重点改进终端日常使用体验:多行输入与键盘处理更顺畅,运行中操作的中断控制更可靠。该版本新增会话白名单等安全保护与可配置提示词大小上限,工具执行被拒时可请求补充上下文而非直接失败,并修复了数值版本比较问题。
NEWS / 动态
按时间浏览,使用右上角筛选切换领域。
ChipNexus 发布 NEX v5.21,重点改进终端日常使用体验:多行输入与键盘处理更顺畅,运行中操作的中断控制更可靠。该版本新增会话白名单等安全保护与可配置提示词大小上限,工具执行被拒时可请求补充上下文而非直接失败,并修复了数值版本比较问题。
研究提出 TopoSizing 端到端框架,直接从原始网表理解模拟与混合信号电路,并把理解结果转化为优化收益。方法先用图算法把电路组织为器件、模块、级的分层表示,再由 LLM 智能体执行假设、验证、修正的迭代循环并做一致性检查,生成显式标注;验证后的洞见通过 LLM 引导的初始采样和停滞触发的信赖域更新接入贝叶斯优化。在 55nm CMOS 工艺的 OTA、FC-OTA、StrongArm 锁存比较器和 LDO 四类真实电路上。
推荐理由:该框架把大模型智能体与贝叶斯优化结合,用于从原始网表理解模拟电路并完成尺寸设计,摘要给出四类电路上的效率与调用次数对比。
论文提出DIONet3D,一种面向3D IC IR drop预测的双输入双输出神经网络,同时接收上下两层裸片的特征图,经U-Net结构共享主干后同时输出两层裸片的IR drop图。为建模3D供电效应,作者引入物理引导的3D增强PDN表示,用高斯核平滑把平面PDN条带转为空间连续特征,并编码垂直混合键合(HB)/硅通孔(TSV)连接以刻画跨裸片供电。方法还采用多损失函数动态加权的复合损失以平衡多任务收敛。实验称其优于现有CNN方法并具较好泛化性,与商用EDA仿真工具相比结构及空间相似度高,CPU推理下运行速度最高提升309倍、内存降低89倍。摘要未给出具体设计规模、工艺与基线细节。
推荐理由:论文给出双输入双输出网络与物理引导的3D PDN表示,可用于比较3D IC IR drop预测的代理模型方案。
Sigasi 发文阐述 AI 在 RTL 开发中的定位:AI 助手与智能体可快速生成 HDL、重构模块、提出修复建议,但生成代码仍需在完整项目上下文中评审与验证。

IC Manage 宣布把设计数据与 IP 管理系统 GDP-XL 升级为 GDP-AI,现有客户无需数据迁移或系统停机即可获得生成式与智能体 AI 能力。公告列出四项功能:自然语言界面用于查询设计数据、AI 生成含 GDP 命令的工作流脚本、通过 Model Context Protocol 以只读工具实时访问结构化数据、基于 RAG 的文档语义检索。

芯和半导体在SEMICON China期间宣布品牌升级,将公司定位从EDA工具软件公司调整为“AI时代的系统设计领航员”,以系统级集成(STCO)重构芯片到系统的智能设计。公司称将依托多物理场耦合仿真引擎,把设计边界从单芯片扩展至先进封装、异构集成、高带宽存储、超高速互连与AI数据中心架构等完整系统,并围绕Chiplet产业链从工具供应商转向生态构建者。
Sigasi 将参加 3 月 25 日在德国埃尔朗根 Fraunhofer IIS 举办的 BCDC 第四届芯片开发会议,主题为“芯片设计中的 AI”。
弗劳恩霍夫 IAF 与 IIS 将于 2026 年在海尔布隆建立 Chip AI 研究与创新中心,专注为 AI 及借助 AI 开发创新芯片设计。IAF 侧重用 AI 自动化 CMOS 电路设计步骤,并研究 IP 保护与安全关键应用的设计验证认证;IIS 则开发面向边缘 AI 的模拟与混合信号 CMOS 神经形态处理器及配套训练工具链,聚焦脉冲神经网络。
Sigasi 发布 Visual HDL 2026.1,提升混合 VHDL/SystemVerilog 设计的语言理解、导航精度、lint 覆盖与项目集成能力。该版本以确定性、可复现的诊断对 AI 生成 RTL 做完整语义项目模型校验,检查类型、层次、作用域与依赖,帮助工程师更早发现问题。

芯和半导体在DesignCon 2026发布多智能体平台XAI与低频电磁仿真平台Janus,并升级“从芯片到系统”全栈EDA方案。XAI集成四大智能体,覆盖系统知识库自然语言交互、电路仿真AI参数优化、AI预测与传统热仿真协同建模、PDK及IP的AI参数化建模。
推荐理由:芯和一次发布多智能体平台XAI与低频电磁仿真平台Janus,并列出全栈工具升级项,可用于对照其系统级EDA布局。

FOSSi Foundation 的 Matt Venn 因创办 Zero to ASIC Course 和 Tiny Tapeout 项目,获欧洲开源奖技能与教育特别表彰。
Sigasi 在成立 18 年之际对数百名用户开展调查,结果显示近 60% 用户每天使用 Sigasi,超 80% 用于 FPGA 设计、超 50% 用于 ASIC/SoC 或 IP 设计。
Sigasi 宣布将参加 3 月 9–12 日在路易斯安那州新奥尔良 Ernest N. Morial 会议中心举行的 GOMACTech 2026,并在 205 号展位与参会者交流。

ChipAgents 宣布完成 5000 万美元超额认购的 A1 轮融资,累计融资达 7400 万美元,由台积电投资的 Matter Venture Partners 领投,Bessemer、Micron、MediaTek 和 Ericsson 等现有投资方参投。
推荐理由:融资公告同时披露了客户规模、ARR 增速与验证环节的自测性能数字,可用于观察智能体平台在芯片设计中的商业进展。

OpenROAD 官方回顾 2025 年进展,称其已由 OpenROAD Initiative(ORI)治理,该机构随 NSF POSE 第二阶段资助于 2025 年 9 月启动,由 UCSD 主导、Precision Innovations 牵头产业维护者。
推荐理由:OpenROAD 官方复盘 2025 年在时序收敛、3DIC 数据模型与 LLM 闭环后端上的进展,可了解开源 EDA 当前能力边界。
CHIPS Alliance 公布 2026 年愿景,从孵化期转向成熟社区驱动生态,聚焦可持续性、技术严谨性与可信 IP。组织将取消总经理职位,Rob Mains 于 Q1 退休,Matt Cockrell 任 2026 年理事会主席,会员费上调 25%。
Chipmind 称其芯片设计智能体 John 在 20 分钟内把 SHA 加密核集成进一颗 SoC,改动 15 个文件且 CI 测试通过,全程无人工交互。John 在既有设计环境中调用 EDA 工具,完成 OBI 到 AXI 桥接、扩展 RTL 测试平台与固件测试并跑通仿真,最终由人类工程师评审通过。

Chipmind CEO Harald Kröll 在达沃斯 AI House 参加“GenAI is More Than LLMs”专题讨论,介绍 AI 芯片设计如何跨越通用大模型与开发流程之间的“空白地带”。他指出,通用模型能力虽广,但半导体行业的真正加速来自将 AI 原生融入复杂的 EDA 与开发环境,构建面向硬件工作流的设计感知系统。
CHIPS Alliance 回顾 2025 年进展:Caliptra 2.1 RTL 发布并推进后量子就绪,Caliptra 补充基金支持联合投资,OpenPRoT 安全固件项目宣布启动。

奇捷科技将于1月29日发布集成AI引擎的智能ECO解决方案包EasyAI ECO Suite,首发AUTO PARTITION智能分区、(I-)LEARNING智能学习与SMART CACHING智能缓存三大引擎。三大引擎已与多家行业领先芯片设计公司完成技术交流与测试验证,发布会将介绍技术细节并展示实测数据对比与现场Demo。

ChipAgents 宣布已通过 SOC 2 Type II 合规认证,称这是其在企业级安全与运营规范上的重要里程碑。公司表示该认证体现其内部管控与治理能力,可满足对安全要求严格的大型半导体企业;其 Renoir 模型支持气隙、本地部署,客户设计数据隔离且不用于训练其他客户模型。

Silimate 回顾 2025 年实现超 20 倍 ARR 增长、覆盖 10 多家客户并实现盈利,团队从 3 人扩至 6 人。首款产品 Preqorsor 迭代至稳定 v1.0,提供快速 PPA 预测与优化,v2.0 将加入 RTL 级动态功耗预测与优化,底层技术已获专利。第二款产品 SMDB 为面向芯片设计师的 AI 调试与根因分析工具,已帮助解决多个真实缺陷。

芯行纪凭借AI+EDA创新产品机器学习优化工具AmazeME-FP,在12月20日上海举行的2026半导体投资年会暨IC风云榜颁奖典礼上获“年度优秀创新奖”。该奖由半导体投资联盟超百家会员单位及五百余位行业CEO评出,表彰打破技术垄断、实现关键环节自主化的创新成果。
Chipmind 官方阐述其 AI 设计助手将 IP-XACT(IEEE 1685)、SystemRDL 等标准化元数据作为一等输入输出,并同步生成寄存器映射、文档与固件头文件。

Jane Street 工程师 Anish Singhani 发起 Advent of FPGA 竞赛,要求用可综合硬件解决 Advent of Code 2025 题目,提交截止 2026 年 1 月 16 日,奖品含 UltraScale+ FPGA 开发板。

NVIDIA Nemotron Labs 博客展示 CrowdStrike、PayPal 和 Synopsys 基于 NVIDIA Nemotron 开放基础模型结合自有数据构建专用 AI 智能体的三种实践。

芯行纪在ICCAD-Expo 2025展出AI驱动的全自研数字实现EDA工具,包括中国首款全自研数字布局布线工具AmazeSys、智能布局规划工具AmazeFP及机器学习优化工具AmazeME-FP、AmazeME-Place。公司资深工程总监陈小利在演讲中称,AI在布局布线、时序优化、DRC收敛等环节作用突显,相关工具已在RISC-V core、复杂接口模块、GPU硬件加速项目中实践。

芯和半导体与联想集团正式签署EDA Agent战略合作协议,聚焦EDA设计全流程智能化升级。联想研发副总裁马朝春称,双方联合研发的EDA Agent已实现多项关键突破,并与AI PC的多模态交互、硬件知识库加密及端云智能调度方案深度耦合。芯和将把获国家科技进步一等奖的多物理场引擎技术与联想系统设计流程结合,推动AI PC等智能终端规模化落地。

NVIDIA 在 SC25 上展示了 BlueField-4 DPU、Quantum-X Photonics InfiniBand CPO 交换机及 AI 物理开放模型家族 Apollo,BlueField-4 结合 64 核 Grace CPU 与 ConnectX-9 网络。
NVIDIA 在 SC25 大会上发布开放模型家族 Apollo,面向工业与计算工程仿真,覆盖电子器件与半导体、结构力学、天气气候、计算流体力学、电磁和多物理场等领域。
推荐理由:NVIDIA 发布面向科学仿真的开放模型家族 Apollo,其中半导体方向覆盖缺陷检测与计算光刻,并列出多家 EDA 与设备厂商的接入意向。

Ainekko 宣布推出 AI Foundry,基于 Esperanto Technologies 的 RISC-V Minion 核心构建面向社区的开源 AI 硬件与软件平台,相关项目以 Apache 2.0 许可发布。