NEWS / 动态
按时间浏览，使用右上角筛选切换领域。
ChipNexus 宣布 NEX Analog Agent 可用，为其多智能体平台 NEX 增加模拟设计能力，直接对接 Cadence Virtuoso、Spectre 仿真和 Siemens Calibre 物理验证，沿用客户已安装的 EDA 许可与 PDK。
推荐理由：原文列出模拟智能体在 Virtuoso、Spectre、Calibre 上的具体任务与阶段报告方式，可用于判断现有模拟流程的接入条件。
Cadence公布截至2026年9月30日的第三季度财报，总营收16.33亿美元，同比增长约22%，产品与维护收入14.87亿美元，服务收入1.46亿美元。当季净利润2.90亿美元，摊薄每股收益1.05美元，研发支出5.38亿美元。公司预计第四季度GAAP营业利润率30%-31%，非GAAP营业利润率44%-45%。
NVIDIA 在 GTC Berlin 宣布 cuDSS 正式可用，用于加速结构应力、流体、电磁场和半导体器件行为等仿真计算。imec 与英飞凌用 Synopsys 软件配合 NVIDIA 加速计算，S-Litho 在 imec 模型上基准测试最高 40 倍加速，英飞凌用 Sentaurus Device 配合 CUDA 库在下一代功率器件三维击穿仿真上实现 12 倍加速。
NVIDIA 宣布 cuDSS 正式发布，这是 CUDA-X 库，把工程与科学仿真中的大规模稀疏系统求解迁移到 GPU 上。
推荐理由：cuDSS 把稀疏求解放到 GPU 上，原文列出应用材料、Cadence、Synopsys 等工具接入后的加速倍数，可用于比较仿真流程的 GPU 改造条件。
DAC 2027 已开放征稿，会议将于 2027 年 7 月 11–14 日在圣何塞会议中心举行，这是 DAC 首次在圣何塞举办。征稿覆盖 AI、Design、EDA、Security 与 Systems 五大方向，设研究论文、工程报告、专题讨论、工作坊与教程等投稿形式，关注 AI 应用算力需求及 agentic AI 进入设计流程带来的性能、功耗、验证、安全与系统集成新问题。
DAC 2027 公布执行委员会名单，得州大学奥斯汀分校教授、DeepWeave 联合创始人兼 CTO David Z. Pan 出任大会主席，Cadence 软件工程组总监 Natarajan Viswanathan 任副主席。
广立微在IDAS 2026设计自动化产业峰会上集中亮相多款新品，覆盖智能良率溯因Agent、可测试性设计智能体平台与硅光实测数据分析等方向，并承办制造与良率工程分论坛。其QuanTest YAD在第三届“中国芯”EDA专项颁奖中获“金口碑产品奖”。公司同时展示全流程EDA工具、DATAEXP大数据分析平台与AI智能体，分享软硬件一体化良率解决方案。
UCIe 联盟在 FMS 2026 上介绍了 UCIe 3.0 规范，其赞助专场由 Intel 的 Gerald Pasdast 主讲，梳理 UCIe 三代演进并说明 3.0 如何推进开放标准化的 die-to-die 互连。
CADathlon Brasil 2026 于 7 月 23 日在巴西 Gramado 举行，与第 46 届 SBC 年会同期，共 19 支队伍参赛创下纪录。UFSC 的“Electronic Design Arts”队（Lucas Tinoco、Felipe Savi）获第一名，UnB 的“Brasil Venceu?
NVIDIA 正与 Cadence、Synopsys 合作，为 NVIDIA Vera CPU 优化关键 EDA 应用，并已将 Vera 部署到其开发下一代 CPU 和 GPU 的 EDA 工作流中。
Arm 介绍其 AGI CPU 如何支撑大规模智能体 AI 工作负载：该 CPU 以每核更高的内存与 I/O 带宽、更低 TDP 和更高机架密度，作为 AI 基础设施的编排引擎。
NVIDIA 介绍其 Agent Toolkit，由 Nemotron 开放模型、NemoClaw 蓝图和 OpenShell 运行时组成，为企业和开发者提供可定制、可控制的专用 AI 智能体基础。
Arm 汇总了5月生态进展：Arm Performix 支持在 Arm Neoverse 平台（含 Google Cloud Arm 实例）上剖析与优化 RAG 流水线；Arm AGI CPU 面向智能体 AI 编排，并与 Canonical、Google Cloud 扩展全栈支持。
NVIDIA 在 GTC Taipei 展示 NemoClaw，一个用于构建专用长时运行智能体的开放蓝图，含可选编排框架（如 OpenClaw、Hermes）、模型路由和 NeMo 库，核心开源运行时 OpenShell 按策略管控智能体对文件、网络和工具的访问。
研究提出一种生成真实感 Verilog 设计的方法及配套工具 ChiGen，用于缓解 HDL 基准设计稀缺的问题。ChiGen 最初为测试 Cadence 的 Jasper 形式验证平台而开发，现已开源，并在 Verible、Verilator、Yosys 等工具中发现零日缺陷。其设计原理包括概率文法引导生成、基于 Hindley–Milner 算法的类型推断，以及由数据流分析支持的代码注入。在标准硬件上部署后，ChiGen 在结构多样性、代码覆盖率和缺陷发现能力上优于 Verismith、TransFuzz、VlogHammer 等现有 Verilog Fuzzer。
推荐理由：论文介绍开源 Verilog 生成工具 ChiGen 的设计原理，并说明其在结构多样性、代码覆盖率和找 bug 能力上的对比结果。
IC Manage 宣布对面向 Cadence Virtuoso 定制 IC 设计的 GDP-AI 设计及 IP 管理系统进行重大增强，覆盖高级暂存、快速定制、AI 驱动工作流自动化和图形化设计差异比对。
UCIe Consortium 在 Chiplet Summit 2026 上宣布，UCIe 3.0 规范获得大会连接与互操作性最佳展示奖，该规范将数据率提升至 48 GT/s 和 64 GT/s，并增强功耗优化与可管理性。
NVIDIA 与 Cadence、Siemens、Synopsys 等工业软件厂商合作，支持印度最大制造商用 CUDA-X 和 Omniverse 加速的软件推进 AI 工业化。
UCIe 联盟将参加 2 月 17-19 日在圣克拉拉会议中心举办的 Chiplet Summit，并扩大参与规模，赞助多场活动。联盟主席 Debendra Das Sharma 将发表主题演讲，介绍 UCIe 3.0 规范及裸片间互连标准的采用收益；Intel 与 Cadence 成员将分享互操作性案例。
形式验证与功能性ECO领域资深专家金峻于2025年12月8日加入奇捷科技，担任应用工程总监，负责客户支持与深度解决方案设计。金峻拥有超过二十年经验，曾在Cadence担任产品工程师及AE架构师，负责LEC、Low Power及ECO等解决方案落地。奇捷科技称其专长将推动ECO产品价值落地与服务升级。
UCIe 联盟举办研讨会，Alphawave Semi、Siemens EDA、Synopsys、Cadence 与 Ayar Labs 等成员公司探讨 UCIe 如何加速 chiplet 设计。
NVIDIA 在 SC25 上展示了 BlueField-4 DPU、Quantum-X Photonics InfiniBand CPO 交换机及 AI 物理开放模型家族 Apollo，BlueField-4 结合 64 核 Grace CPU 与 ConnectX-9 网络。
NVIDIA 在 SC25 大会上发布开放模型家族 Apollo，面向工业与计算工程仿真，覆盖电子器件与半导体、结构力学、天气气候、计算流体力学、电磁和多物理场等领域。
推荐理由：NVIDIA 发布面向科学仿真的开放模型家族 Apollo，其中半导体方向覆盖缺陷检测与计算光刻，并列出多家 EDA 与设备厂商的接入意向。