当RISC-V遇上大模型：思尔芯在2026 RISC-V中国峰会展示验证新解法
思尔芯在第六届RISC-V中国峰会上展示了大模型驱动的RISC-V虚拟平台与人机协同调试工作流，该平台可运行固件、引导程序及操作系统，提供处理器、内存、总线、中断及常用外设的仿真环境，并支持断点、观察点、状态检查、执行跟踪及运行状态保存与恢复。
NEWS / 动态
#思尔芯
按时间浏览，使用右上角筛选切换领域。
思尔芯AI 评分4040
思尔芯精选AI 评分6262 思尔芯与亚科鸿禹签署合并重组协议，合力打造数字前端EDA平台
思尔芯宣布与无锡亚科鸿禹签署合并重组协议，交易完成后两家公司将合并为一家EDA平台公司，并引入新增资金数亿元。资金将重点投向高端验证与仿真方向的研发攻坚、工程团队扩充与客户支持体系建设，华大九天、大湾区基金、央企战略性新兴产业发展基金等投资方将参与赋能。
推荐理由：思尔芯与亚科鸿禹签署合并重组协议并引入数亿元资金，可用于观察国产数字前端EDA在硬件仿真方向的整合路径。
思尔芯AI 评分3333 
思尔芯2026 DVCon巡展收官：展示软硬件协同验证与S8-100原型系统
思尔芯在2026 DVCon上海、班加罗尔、新竹、横滨巡展中展示SoC验证成果，包括锁步控制、时间同步的虚拟原型与硬件仿真软硬件协同验证框架。展台基于芯神瞳S8-100原型验证系统演示Andes AX66四核RISC-V处理器IP，在Linux KVM下启动两台虚拟机运行TinyStories模型。
思尔芯AI 评分2222 
思尔芯获Andes晶心科技“2026年度最佳合作伙伴”奖
思尔芯本月宣布获得RISC-V处理器IP厂商Andes晶心科技颁发的“2026年度最佳合作伙伴”奖，双方合作已从平台适配升级为“IP+EDA+场景”联合交付。Andes的AX45MPV、AX66等RISC-V处理器IP已在思尔芯芯神瞳Prodigy S8-100原型验证系统上运行Linux与边缘AI推理Demo，S8-100单系统等效逻辑容量约1亿门并支持多FPGA扩展。
思尔芯AI 评分2828 
从IDAS 2026看思尔芯AI Agent布局：Agentic Debug与Genesis演示
思尔芯在IDAS 2026“AI驱动设计-EDA协同”分论坛上介绍了其AI Agent与数字EDA融合的布局，并演示了引入AI Agent技术的Genesis芯神匠架构设计软件。该Agent在虚拟原型调试中可自动调用仿真工具，定位OpenSBI固件故障导致的启动异常问题。思尔芯称此次分享与Demo只是其AI战略的“初亮相”，更多AI Agent与数字EDA融合的产品与解决方案蓄势待发。
思尔芯AI 评分5858 
思尔芯发布 RCF RTL 自动分割工具，面向大规模 AI/HPC 芯片原型验证
思尔芯推出自研综合器与 RCF（RTL Compile Flow）工具，直接在 RTL 代码层面做全局时序驱动的自动分割，并让综合与布局布线并行处理，以缩短编译周期、保持设计结构和信号名称一致。
思尔芯AI 评分3838 
面向超大规模SoC的硬件辅助验证：技术演进与左移策略实践
思尔芯阐述面向超大规模SoC的硬件辅助验证（HAV）技术演进与左移策略：硬件仿真运行速度约1MHz、具备全波形追踪与断点调试能力，FPGA原型验证可达十至上百MHz，二者正从割裂走向统一平台。统一架构需应对自动化多FPGA分割、时钟域映射与混合协同验证（连接SystemC或QEMU）等挑战。左移流程分四阶段：RTL早期硬件仿真调试、早期软件开发与软硬件协同、合规性认证、硅前客户对接验证。
思尔芯AI 评分1212 
思尔芯携手南京大学共育新工科人才，校企协同打造暑期实战课堂
思尔芯作为合作企业出席南京大学集成电路学院暑期学校开学典礼暨暑期校企协同课程群启动仪式，总裁林铠鹏致辞。本次暑期学校开设11门校企协同课程，涵盖设计、封测、制造、光电及国际化合作五大方向，集中在2～4周内以“理论授课+实验实践交叉”模式完成。思尔芯在协同课程中加入AI辅助验证模块，引导学生探索“懂电路”与“擅用AI”结合的EDA新范式。
思尔芯AI 评分4242 
思尔芯以数字前端EDA全流程方案推动芯片设计左移与RISC-V生态落地
思尔芯以“聚力生态、左移周期、提前闭环”为核心战略，构建覆盖芯神匠架构设计、芯神驰软件仿真、芯神鼎硬件仿真、芯神瞳原型验证、芯神觉数字调试及EDA云平台的数字前端全流程方案。
思尔芯AI 评分5858 
思尔芯推出DFI适配内存模型方案，支持DDR5/LPDDR5原型验证
思尔芯推出DFI适配验证解决方案，其Memory Model IP利用FPGA已有DDR4物理接口模拟DDR5、LPDDR5及HBM2E/3行为，并增加可观测可控制的后门接口。
思尔芯AI 评分3232 
新左移：以FPGA原型验证为“决策透镜”，加速RISC-V IP精准选型
思尔芯提出“新左移”理念，将FPGA原型验证前移至RISC-V IP选型与架构探索阶段，用MHz级真实运行数据替代仅靠数据手册和基准分数的评估。其芯神瞳S8-100搭载AMD Versal VP1902自适应SoC，单核等效逻辑门约1亿门。思尔芯已与开芯院、玄铁、Andes等20余家伙伴合作，玄铁C925在S8-100上完成首次公开展示，香山昆明湖验证扩展至16核。
思尔芯AI 评分2525 
思尔芯携手Andes四城巡回展，以EDA与生态共筑RISC-V创新落地
思尔芯全程参与Andes晶心科技主办的“RISC-V Now! by Andes”全球巡回论坛（新竹、圣何塞、北京、上海四城），通过演讲与现场演示展示其数字EDA工具链如何加速RISC-V芯片从设计到量产。
思尔芯AI 评分2222 思尔芯西安子公司正式签约落户高新区
思尔芯西安子公司正式签约落户西安高新区，作为其深化全国化布局的关键一步，将融入当地集成电路产业版图。该落地获西安投资控股及大湾区基金支持，双方共同发起管理的西安中湾科创基金已于2026年初对思尔芯实施投资。思尔芯称将发挥数字EDA领域能力，助力西安集成电路产业链延链、强链、补链。
思尔芯AI 评分5252 
思尔芯在DVCon China公开芯神瞳S8-100Q原型验证系统与芯神鼎OD仿真系统
思尔芯在2026 DVCon China上首次公开芯神瞳S8-100Q原型验证系统，搭载4核AMD VP1902 FPGA，单系统容量最高4亿门ASIC设计，并在现场演示支持硬件仿真与原型验证双模式的芯神鼎OD。
思尔芯AI 评分1818 思尔芯将参展Andes RISC-V CON 2026全球四城巡回，演示S8-100原型验证系统
思尔芯将以主题演讲加现场展台Demo形式参与Andes RISC-V CON 2026全球巡回，现场演示Andes最新处理器在其新一代原型验证系统S8-100上的运行效果。大会于4月15日至5月14日依次在新竹、圣何塞、北京、上海举行，聚焦AI、车用电子、数据中心及IoT等议题。思尔芯副总裁陈英仁将在北京站和上海站分享与Andes在RISC-V生态共建中的实战经验。