AI自主设计芯片或面临专利侵权风险，Synopsys、Cognichip、华大九天等工具加速落地
随着Synopsys的AgentEngineer工具、Cognichip的ACI平台及华大九天的AI agent逐步承担芯片验证、RTL生成与版图任务，AI自主设计引发的专利侵权归属问题浮出水面。
NEWS / 动态
#Cognichip
按时间浏览，使用右上角筛选切换领域。
Tom’s HardwareAI 评分5050
Cognichip 官方技术博客AI 评分5858 Cognichip 发布 ACI Enterprise 芯片设计全栈智能基础设施
Cognichip 在 AI Infra Summit 2026 上宣布推出 ACI Enterprise，称其为面向芯片设计的全栈智能基础设施，包含物理信息基础模型、智能体框架、上下文与记忆、推理算力及自有数据。
EEJournalAI 评分5858 
Cognichip 推出 ACI Enterprise，称可像芯片设计师一样推理
Cognichip 推出 ACI Enterprise，称其以跨规格、RTL、网表、布局到版图多层抽象训练的物理信息模型，在设计早期预判下游影响，而不必反复运行综合与物理设计工具。
Cognichip 官方技术博客AI 评分3838 Cognichip 展示 Seascape 演示：ACI 将芯片前端设计从 20 周压缩至 10 天
Cognichip 在 EETimes Chiplet Conference 上演示了 Seascape——一个用 200 行 Python 编写的全程序化海面计算应用，其实际运行在为此定制的硬件上，含超 8 万行密集数学代码、2000 周期流水线和 256 个并行物理实例。
Silicon Integration InitiativeAI 评分2828 Si2 LLM Benchmarking Coalition 第二届研讨会：对齐智能体基准与验证方法同真实 EDA 工作流
Si2 LLM Benchmarking Coalition 将于 7 月 29 日在加州圣克拉拉 Keysight Technologies 举办第二届研讨会，主题为对齐智能体基准与验证方法同真实 EDA 工作流。
Cognichip 官方技术博客AI 评分3636 
Cognichip 全球 AI 硬件黑客松：220+ 学生 10 天生成约 75 万行 RTL
Cognichip 全球高校 AI 硬件黑客松吸引三大洲 220 多名学生，60 多支队伍在十天左右完成 64 个 ASIC 与 FPGA 项目，合计生成约 75 万行 RTL，并颁出 6500 美元奖金及小型物理芯片流片名额。