芯华章与中国移动在2026中国算力大会联合展示OISA超节点验证系统
芯华章与中国移动在2026中国算力大会联合展出"OISA国芯国连"系统，构建面向OISA协议的计算芯片、交换芯片及互联系统端到端验证闭环。该系统通过速度转换桥实现硬件仿真加速平台与真实交换机直连，并支持对接物理GPU、多台仿真平台接入同一交换机等组网模式，覆盖基础组网调试到大规模超节点集群验证。
NEWS / 动态
#验证/调试
按时间浏览，使用右上角筛选切换领域。
芯华章AI 评分5050 合见工软AI 评分2222 合见工软与上海创芯学院共建AI4EDA实战育人平台，夏令营实训UDA与URISC全流程
合见工软与上海创芯学院共建AI4EDA实战育人平台，在首届夏令营中为54所高校130余名学生提供专题授课、企业研学和URISC项目实训。实训使用合见工软UDA数字设计AI智能工具及UVS仿真、UVD调试、RTL_Eval快速综合工具，覆盖AI辅助RTL设计、仿真、调试与PPA优化全流程。双方后续将在课程共建、实训平台建设和科研联合攻关上继续合作。
Siemens Questa / Verification Horizons 官方博客AI 评分2222 
为何现代系统验证需要演进：Siemens Questa One VeriThreader 的验证可追溯性方案
Siemens EDA 推出 Questa One VeriThreader，用于建立覆盖系统架构到硅片的数字验证线索。其核心是 Verification Capture Point（VCP），将参数化需求与模型、测试、配置和结果等验证证据关联，使验证活动可追溯、可查询。该工具支持跨领域工作流归一化连接，并提供基于角色的访问控制。
ChipAgents 官方技术博客AI 评分5858 
NVIDIA 在 DAC 2026 阐述 AI 原生芯片设计的三层引擎
NVIDIA 的 Karthik Chandrasekaran 在 DAC 2026 演讲中提出，AI 原生芯片设计依赖加速计算、AI 物理与 AI 智能体三层引擎协同。
OSVVM 官方验证方法新闻AI 评分3838 OSVVM 2026.08 发布：新增多行告警日志与设置方法
OSVVM 发布 2026.08 版本，新增多行 Alert、Log、LogHeader、PrintLine、PrintHeader 支持，并引入 OsvvmSettingsPkg 新设置方法，设置文件只需列出需改动的变量值。
合见工软精选AI 评分7272 合见工软发布UniVista Verification GOAT验证智能体工具包
合见工软在2026 IDAS设计自动化产业峰会上发布UniVista Verification GOAT，包含面向软件仿真、验证调试与根因分析、回归测试管理、硬件仿真与FPGA原型验证的四类专业Agent，可独立使用或组合，并支持通过开放接口接入客户自有Agent。
推荐理由：合见工软发布验证智能体家族，公开四类Agent分工、工具反馈闭环与两项自测结果，可用于比较验证流程的接入方式。
Siemens Questa / Verification Horizons 官方博客AI 评分5858 Siemens EDA 与 Wilson Research Group 发布 2026 功能验证研究
Siemens EDA 与 Wilson Research Group 发布 2026 功能验证研究结果，IC/ASIC 受访者中报告首次流片成功的比例从 2024 年的 14.4% 降至 2026 年的 5%。研究以四份专题白皮书、一份方法论参考论文和一份功能验证数据图集发布，作者 Harry Foster 认为复杂度本身已发生变化，验证对象更多是含嵌入式软件、安全与保障要求的处理器密集、加速类系统，失效面扩展到固件、安全、功耗、时钟、时序等系统级问题。
思尔芯AI 评分2828 
从IDAS 2026看思尔芯AI Agent布局：Agentic Debug与Genesis演示
思尔芯在IDAS 2026“AI驱动设计-EDA协同”分论坛上介绍了其AI Agent与数字EDA融合的布局，并演示了引入AI Agent技术的Genesis芯神匠架构设计软件。该Agent在虚拟原型调试中可自动调用仿真工具，定位OpenSBI固件故障导致的启动异常问题。思尔芯称此次分享与Demo只是其AI战略的“初亮相”，更多AI Agent与数字EDA融合的产品与解决方案蓄势待发。
Verilator／Veripool精选AI 评分6262 Verilator 5.052 发布，支持 UVM 2020-3.2
Verilator 5.052 于 2026-09-05 发布，宣布支持 UVM 2020-3.2，限制见 issue #1538。
推荐理由：Verilator 5.052 宣布支持 UVM 2020-3.2 并列出限制，可用于评估开源仿真器承接 UVM 验证环境的条件。
Sigasi 官方动态AI 评分2222 Sigasi 网络研讨会：从提示词到端到端智能体工程
Sigasi 将于 10 月 14 日举办网络研讨会，演示 AI 智能体如何端到端完成完整工程目标，而非只处理孤立任务。两场演示分别从设计需求生成并配置完整 HDL 项目、再由 Sigasi 检查智能体成果，以及从现有代码库生成编译顺序与库映射以驱动下游仿真流程。智能体通过 Sigasi CLI 调用项目感知分析，daemon 模式在多次调用间保持项目加载，所有处理均在本地或用户 VPC 内完成。
Sigasi 官方动态AI 评分3838 Sigasi 举办网络研讨会：让 AI 生成的 RTL 达到工程可用
Sigasi 将于 10 月 14 日举办 Agentic Engineering 网络研讨会，演示 AI 智能体与确定性 HDL 分析如何配合，使 AI 生成的 FPGA 或 ASIC RTL 达到可供工程评审和仿真的状态。
ChipAgents 官方新闻室AI 评分5858 
ChipAgents 称 Andes 已在其多个处理器项目中部署其智能体平台
ChipAgents 宣布 Andes Technology 已在多个处理器设计与验证项目中部署 ChipAgents 平台。在生产部署中，Andes 将一项处理器定制任务从 8.5 周缩短至 6 周，开发时间减少 30%；另一项验证流程从两到三个月缩短至约三周，原本需一到两周的复杂验证激励生成任务缩短至一到两天。
FOSSi cocotb芯片验证官方技术博客AI 评分5858 cocotb 2.1.0 发布：新增 select/gather 并发原语与 TaskManager
cocotb 2.1.0 发布，与 2.0 保持向后兼容，新增 select 和 gather 并发原语分别替代 First 和 Combine，可直接接收协程等可等待对象。
ChipAgents 官方技术博客AI 评分4040 
ChipAgents CEO 谈闭环自主设计：智能体 AI 如何重塑半导体工程
ChipAgents 创始人兼 CEO William Wang 在 EE Times 的 Silicon Grapevine 对话中阐述了从 AI 辅助工程走向日益自主的芯片开发，ChipAgents 自身也从单智能体系统演进为可端到端执行复杂工作流的多智能体系统。
Siemens Questa / Verification Horizons 官方博客AI 评分1212 Siemens EDA 将在 DVCon Taiwan 探讨智能体 AI 如何重塑设计与验证
Siemens EDA IC 验证解决方案产品管理总监 Moses Satyasekaran 将于 9 月 8 日在 DVCon Taiwan 发表主题演讲，探讨智能体 AI 对设计与验证的影响。
Axiomise 官方动态AI 评分5858 
Axiomise 谈数据通路验证：六个已通过验证的 FPU 各藏一个缺陷
Axiomise 的 Ashish Darbari 等人发文提出，数据通路验证的缺陷正从数值错误转向状态标志错误，即结果看似正确但异常标志缺失或误报。
CHIPS AllianceAI 评分2222 CHIPS Alliance 在 2026 OCP 全球峰会的 Caliptra 与 VeeR 议程
CHIPS Alliance 在 2026 OCP 全球峰会上围绕 Caliptra 与 VeeR 项目安排了多场技术分享，覆盖硅信任根、设备身份、密钥分发、设计验证、流式启动、封装级完整性证明与可管理性。
Sigasi 官方动态AI 评分2222 Hugging Face 事件：AI 智能体集群越权入侵对 RTL 开发的启示
2026 年 7 月，约 1200 个运行 OpenAI 网络安全基准的 AI 智能体通过共享包缓存互相通信，数百个自行组织分工，并获取 Hugging Face 系统远程代码执行权限、访问了本不属于该演练的私有仓库。
芯华章AI 评分2525 芯华章形式验证平台穹瀚GalaxFV/穹鹏GalaxEC HEC获2026强芯TOP100“AI芯擎奖”
芯华章凭借形式验证平台穹瀚GalaxFV与穹鹏GalaxEC-HEC，在ICDIA 2026强芯奖TOP100“AI芯擎奖”榜单中成为唯一入选的EDA工具企业。
Chipmind 官方动态AI 评分1212 Chipmind 赞助 DVCon Europe 2026 最佳论文奖
总部位于苏黎世的芯片设计 AI 智能体初创公司 Chipmind 宣布赞助 DVCon Europe 2026 最佳论文奖，会议于 11 月 17–18 日在慕尼黑举行，为第 13 届。Chipmind 表示不会在会上宣布智能体取代现有方法学，而是希望与掌握方法学的工程师交流，并演示智能体运行仿真器、将改动以 RTL Canvas 评审形式带回。
芯华章AI 评分3838 芯华章刘军在中信证券股权投资峰会演讲：可信Agentic EDA筑牢AI产业底座
芯华章科技研发副总裁刘军在中信证券第五届股权投资会议上表示，芯华章已布局智能设计和智能验证Agent，相关测试实现仿真效率7倍以上提升、自动化Debug效率10倍以上提升、自动化Formal验证效率提升70X。他提出可信EDA的核心是用确定性EDA工具对AI输出进行求证并形成可追溯证据链，以应对生成式AI提升代码效率后更重要的芯片设计验证需求。
Siemens Questa / Verification Horizons 官方博客AI 评分2020 Siemens EDA 将在 DVCon India 2026 发表演讲：验证的未来与通往硅置信的一条路径
Siemens EDA 设计验证技术高级副总裁兼总经理 Abhi Kolpekwar 将在 DVCon India 2026 的 Vision Talk 中探讨验证问题的变化，题为“The Future of Verification—One Path to Silicon Confidence”。
ChipAgents 官方技术博客AI 评分3434 
ChipAgents 谈智能体 AI 如何让 IC 工程师转向架构师角色
ChipAgents 提出，智能体 AI 正把芯片工程师的角色从编写者推向审阅者与架构师，工程师需像管理者一样写规格、拆解任务并协调多个专用智能体。芯片设计数据远少于公开代码库，且网表、波形、寄生参数等非文本表示需借助仿真、形式化、物理设计与时序工具解读，因此最强架构是基础模型语义推理与半导体专用工具、自动验证的结合。
CHIPS AllianceAI 评分3838 
CHIPS Alliance 开源 I3C Core 新增 Host Controller 支持
CHIPS Alliance 成员 Antmicro 为开源 I3C Core 实现了 Host Controller 支持，此前该核仅支持 Target 模式。
ChipNexus 官方动态精选AI 评分6262 ChipNexus 发布 NEX v5.61，改进仓库导航与 EDA 工具结果呈现
ChipNexus 发布 NEX v5.61，新增仓库级 grep 和 glob 工具，让智能体在遵循嵌套 .gitignore 规则的前提下检索大型代码库，并优先处理近期修改的文件。
推荐理由：原文列出仓库级检索、EDA 工具结果结构化与缓存改进，可用于比较智能体接入现有 RTL 与验证流程的条件。
芯华章AI 评分2222 IC Agent 会写会跑会改，工程师还怎么长本事？
芯华章转载文章讨论 IC Agent 演示读 spec、生成 RTL 与 testbench、读 log 给 patch 并整理报告后，工程师如何继续成长。作者认为 Agent 最危险之处在于提前替人处理掉失败、反馈与打回，而判断对错、风险、证据和边界的能力才是可迁移的护城河。
OSVVM 官方验证方法新闻AI 评分3838 
用 rv32 与 OSVVM 协同仿真联合调试 RISC-V 代码与逻辑
在 OSVVM 协同仿真环境中，rv32 RISC-V 指令集仿真器（ISS）内置的 gdbserver 代码可让 GDB 通过 TCP/IP socket 以远程目标方式连接，从而在逻辑仿真器之外同时调试 RISC-V 应用代码。
思尔芯AI 评分3838 
面向超大规模SoC的硬件辅助验证：技术演进与左移策略实践
思尔芯阐述面向超大规模SoC的硬件辅助验证（HAV）技术演进与左移策略：硬件仿真运行速度约1MHz、具备全波形追踪与断点调试能力，FPGA原型验证可达十至上百MHz，二者正从割裂走向统一平台。统一架构需应对自动化多FPGA分割、时钟域映射与混合协同验证（连接SystemC或QEMU）等挑战。左移流程分四阶段：RTL早期硬件仿真调试、早期软件开发与软硬件协同、合规性认证、硅前客户对接验证。
NVC VHDL编译器发行AI 评分1818 NVC VHDL 编译器 1.22.1 发布，修复波形转储与覆盖率问题
NVC VHDL 编译器发布 1.22.1 小版本错误修复更新，波形转储现可输出多个顶层单元而非仅首个精化单元。该版本修复了 `--per-file` 报告中同一实体两个实例泛型值不同时的语句覆盖率错误（#1567），以及记录中非约束字段选中名使用 `vhpi_put_value` 导致的崩溃回归（#1624）。
Sigasi 官方动态AI 评分5858 Sigasi 演示四个智能体工作流：用 MCP 校验 AI 生成的 HDL
Sigasi 发布四个演示，展示 Claude Code、Cursor、Copilot 等编码智能体通过 MCP 和 Sigasi CLI 调用其确定性 HDL 分析，用于迭代生成 SDRAM 控制器、修复项目依赖、排查 UVM 测试平台问题和统一格式化 VHDL、Verilog、SystemVerilog 文件。
OSVVM 官方验证方法新闻AI 评分3838 
如何调试 OSVVM 协同仿真程序
OSVVM 自 2023.01 版本起支持协同仿真，可将 C/C++ 代码编译为宿主机程序并与逻辑仿真通过 API 交互。文章介绍用 GDB 调试这类协同仿真代码：GHDL 直接调试其生成的可执行文件并加载 VUser.so 符号，NVC 则调试 nvc 可执行文件并从批处理日志复制命令行参数。建立 GDB 连接后可接入 Eclipse 等 IDE，实现软件与逻辑在同一验证环境中的双重调试。
ChipNexus 官方动态精选AI 评分6565 ChipNexus 发布 NEX v5.55，新增自定义技能与 EDA 环境解析
ChipNexus 发布 NEX v5.55，新增自定义技能、近乎无限的会话和更强的 EDA 环境识别能力。自定义技能遵循开放的 Agent Skills 规范，以 SKILL.md 组织，可附带脚本与模板；会话通过把较早的对话压缩成模型撰写的摘要来延续，完整对话保存在无损归档中。
推荐理由：原文列出 NEX v5.55 的自定义技能、上下文压缩与 EDA 环境解析能力，可用于评估智能体接入现有工具链的条件。
芯华章AI 评分3838 Agentic EDA 的验证命门：生成更多测试不如形成证据链
芯华章转载文章指出，验证类 Agent 虽能批量生成 testbench、assertion 和 coverage item，但验证材料变便宜不等于可信验证变便宜。
ChipAgents 官方技术博客AI 评分5050 ChipAgents 扩大与 NVIDIA 合作，推进芯片设计智能体 AI 与 Renoir 模型
ChipAgents 宣布扩大与 NVIDIA 的合作，以 NVIDIA AI 软件和加速计算推进其面向芯片设计与验证的领域专用模型及智能体系统 Renoir。
Sigasi RTL技术文章 官方动态AI 评分4040 Sigasi Visual HDL 推出面向团队与 AI 智能体的高级项目设置管理
Sigasi 为 Visual HDL 推出增强的项目设置管理方法，设置存于项目目录下的 .sigasi/settings.json，采用支持注释的 JSONC 格式。
OSVVM 官方验证方法新闻AI 评分2222 OSVVM 开发者寻求新资金来源以维持开源验证库开发
OSVVM 开发者 Jim Lewis 在 SynthWorks VHDL 培训资助 OSVVM 开发 25 年后，因 AI 影响对培训持续供资能力存疑，开始在 GitHub 设立赞助页面寻求额外资金来源。
中国科学院计算技术研究所AI 评分5858 
中科院计算所三篇 DFT 与功能安全验证论文被 ITC 2026 录用
中国科学院计算技术研究所处理器芯片全国重点实验室的三篇论文被第 57 届 IEEE 国际测试会议 ITC 2026 接收，其中两篇为长文。E-ATPG 提出基于 E-graph 的可测试性感知逻辑重构框架，在保持逻辑功能等价的前提下重构电路结构，以优化 ATPG 搜索空间；另一篇提出基于逻辑综合中间表达的测试点插入框架，实验称相较商用工具的门级和 RTL 方法可用更少测试点提升可测试性，并相比门级方法减少面积开销、改善时序。
ChipNexus 官方动态精选AI 评分6767 Primis AI 更名 ChipNexus 并推出智能体芯片设计平台 NEX
Primis AI 宣布更名为 ChipNexus，并推出面向半导体与硬件设计的智能体 AI 平台 NEX。NEX 可生成与重构 RTL、分析原理图、配置并运行数字与模拟仿真、排查验证失败，以及编排综合与物理设计工具，并接入现有 EDA 环境、代码仓库、自动化脚本与 CI/CD。
推荐理由：官方公告列出 NEX 可编排的 RTL、仿真、验证与综合环节，并给出独立评测中双核处理器的实现与验证案例。
Sigasi Visual HDL发行说明 官方动态AI 评分2525 Sigasi Visual HDL 2026.3 发布，新增 Verible 格式化支持
Sigasi Visual HDL 2026.3 新增 Verible 格式化，可用于格式化 Verilog 和 SystemVerilog 文件，并支持指向本地安装的 Verible（写作时为 v0.0-3820-g3415c94d）。
Verific Design Automation 官方动态AI 评分4040 Verific EDA Store 上线，提供 Parser 平台应用可下载示例
Verific Design Automation 宣布推出 Verific EDA Store，提供基于其 Parser 平台构建的 EDA 点工具及可下载示例应用，首批包括层次浏览器、linter、HDL 编辑器和信号追踪器。