
CADathlon Brasil 2026 集成电路设计自动化编程竞赛结果揭晓
CADathlon Brasil 2026 于 7 月 23 日在巴西 Gramado 举行,与第 46 届 SBC 年会同期,共 19 支队伍参赛创下纪录。UFSC 的“Electronic Design Arts”队(Lucas Tinoco、Felipe Savi)获第一名,UnB 的“Brasil Venceu?
NEWS / 动态
按时间浏览,使用右上角筛选切换领域。

CADathlon Brasil 2026 于 7 月 23 日在巴西 Gramado 举行,与第 46 届 SBC 年会同期,共 19 支队伍参赛创下纪录。UFSC 的“Electronic Design Arts”队(Lucas Tinoco、Felipe Savi)获第一名,UnB 的“Brasil Venceu?

DAC 2026 第七届开源 EDA Birds-of-a-Feather 会议吸引超过 120 名参会者,讨论 AI、开源硬件与开源 EDA 的交叉。OpenROAD 介绍了组织与治理结构更新,CHIPS Alliance 汇报了开源硬件与 EDA 项目协作进展,会上还宣布 2nm nanosheet 研究 PDK 可用并更新 3D ODB。

FOSSi Foundation《El Correo Libre》第99期汇总开源硅生态动态:ORConf 2026征稿将于8月16日截止,会议9月11日至13日在比利时根特与FPL 2026同期举行。
YosysHQ 发布开源布局布线工具 nextpnr 0.11,代号 "Gartnerwand",并宣布此后所有版本均采用山峰命名。静态布局器在鲁棒性与 QoR 上改进并支持更多架构;堆布局器新增控制集感知合法化 API,目前用于加速 Xilinx 布局。
Si2 宣布 Normal Computing 机器学习负责人 Thomas Ahle 当选 2026-2027 年度董事会成员。Ahle 曾任 Meta 概率部门机器学习效率组技术负责人,并联合创办对话式 AI 初创公司 SupWiz,此前在 Palantir 参与企业 AI 平台 Palantir Foundry。

Si2 完成 2026-2027 年度董事会选举,2025-2026 届董事会 13 名成员连任,并新增一名董事。新当选董事为 Normal Computing 机器学习负责人 Thomas Ahle,其此前曾在 Meta 领导机器学习效率团队,并联合创办对话式 AI 初创公司 SupWiz。
IBM 电子设计自动化副总裁 Leon Stok 连任 Silicon Integration Initiative 2026-2027 年度董事会主席,他自 2007 年起担任 Si2 董事,此前已数次出任该职。

YosysHQ 发布 Tabby CAD Suite 20260805 版本,该版本包含底层性能改进与缺陷修复。同月消息中,欧洲芯片开放设计环境(ODE4EC)正式启动,YosysHQ 为该计划参与方;其 CTO Claire 将在 FMCAD 2026 发表主题演讲。

奇捷科技在 DAC 2026 展示最新技术成果 EasyAI ECO Suite,将 AI 引擎融入 ECO 全流程,贯穿 SYN NETLIST ECO、DFT NETLIST ECO 与 PR NETLIST ECO 各阶段,以三大核心智能引擎针对补丁大小、运行速度与时序精度瓶颈。

KLayout 0.30.10 的 macOS DMG 安装包已发布,Python 版本迁移至 3.14(仅限 MacPorts 与 Homebrew),并为下一代 macOS 27 Golden Gate 做准备。
OSVVM 开发者 Jim Lewis 在 SynthWorks VHDL 培训资助 OSVVM 开发 25 年后,因 AI 影响对培训持续供资能力存疑,开始在 GitHub 设立赞助页面寻求额外资金来源。
Sigasi Visual HDL 2026.3 新增 Verible 格式化,可用于格式化 Verilog 和 SystemVerilog 文件,并支持指向本地安装的 Verible(写作时为 v0.0-3820-g3415c94d)。

Siemens EDA 宣布收购总部位于圣迭戈的 EDA 初创公司 Precision Innovations,以 AI 驱动的早期设计探索能力补充其数字设计与实现流程。
CHIPS Alliance 将参加 7 月 28 日在长滩会议中心举办的 DAC 2026“开源 EDA、数据与协作”BoF 会议,这是自 DAC 2018 以来该系列第七届。

DATE 2027 是欧洲设计、自动化、测试与制造领域会议的第30届,现公开征稿,研究论文(D、A、T、E 四个方向)摘要截止2026年9月13日、全文截止9月20日,录用通知11月23日。会议覆盖 IC/SoC、可重构硬件、嵌入式系统与软件的设计、测试及 EDA 工具,并设“量子计算”和“AI4EDA vs AI-Native EDA”两个新兴主题特别日。
Baum Design Systems 宣布以白金赞助商身份赞助 DVCon Taiwan 2026,该会议将于 2026 年 9 月 8 日在新竹 Lakeshore Hotel 举行。Baum 提供用于分析芯片设计功耗的 EDA 产品与解决方案,帮助客户在设计早期优化能效。该公司由资深半导体专业人士于 2013 年创立,为私人持股并获融资。
Yosys 0.67 发布,构建系统改为要求 CMake 3.28 或更高版本,编译器至少需 Clang-16 或 GCC-13,Microsoft Visual Studio 构建现已完全可用(含 ABC),Windows 平台仍推荐 mingw-64。
Chipmind 已搬入苏黎世 Technopark 更大的办公室,以扩展其自主芯片设计智能体并容纳新员工。新总部地址为 Chipmind AG, Technoparkstrasse Nr. 1, ZE 4012, 8005 Zürich,公司同时接入当地的 AI Startup Center 生态。
CHIPS Alliance 开发者聚焦栏目介绍 AMI 首席安全架构师 Stefano Righi,他自1985年以固件开发者起步,近十年专注平台安全方案。Righi 最看重已毕业的 Caliptra 项目,该项目提供规范、硅逻辑、ROM 与固件,用于在数据中心级 SoC 中实现 Root of Trust for Measurement 模块,支持设备身份、度量启动与证明。
UC San Diego、亚利桑那州立大学、布朗大学与 Precision Innovations 团队在 NSF POSE 项目支持下,于 2026 年 1-2 月完成 103 场 OpenROAD 用户访谈。

汽车半导体公司 Elmos 已在各设计团队采用 Aniah 的 AI 驱动电气验证平台 OneCheck,用于提升设计可靠性、加快上市时间并确保汽车 SoC 的电气合规。OneCheck 将穷举式形式分析与自动化结合,在流程早期检出隐藏的电气设计错误。Elmos 产品开发副总裁 Armin Kemna 称其可更早发现复杂电气问题,提升一次流片成功率。
IEEE HOST 2027 已开放征稿,第20届会议将于2027年5月在华盛顿特区举办。征稿覆盖AI与硬件安全、硬件安全CAD验证、PUF/TRNG等安全原语、攻击与防御、架构与系统安全、Chiplet与先进封装安全等方向,设长文(10页正文加2页参考文献)与短文(5页正文加1页参考文献)两种格式,采用双盲评审,仅长文进入rebuttal流程。

FOSSi Foundation 宣布 ORConf 2026 开放注册,会议于 9 月 11 日至 13 日在比利时根特 Zebrastraat 活动中心举行,聚焦自由与开源硅。会议免费参加,演讲投稿截止 8 月 16 日,今年与 FPL 2026 在同一场地前后衔接举办。

CHIPS Alliance 于 4 月 29-30 日在巴塞罗那参加 2026 OCP EMEA 峰会,Google 与 Antmicro 代表在展台讨论开源芯片开发。

开源硬件基金会支持的 ODE4EC 启动,这项为期三年的计划聚焦开源 EDA 工具、开放设计 IP 与开放 PDK,下设 ODE4EC-AMS、ODE4EC-DIG 和 ODE4EC-PIV 三个项目,分别覆盖模拟混合信号、数字设计与验证流程集成。
Arm 汇总了5月生态进展:Arm Performix 支持在 Arm Neoverse 平台(含 Google Cloud Arm 实例)上剖析与优化 RAG 流水线;Arm AGI CPU 面向智能体 AI 编排,并与 Canonical、Google Cloud 扩展全栈支持。

UniVista 作为 UCIe IP 供应商,提出 UCIe IP 产品竞争力取决于四个维度:对从物理层到协议层完整规范的理解、基于行业洞察的产品定义、涵盖 SI/PI/EMI/热与应力的工程实现,以及跨晶圆厂、先进封装、EDA 与 NoC 的开放生态协作。
Baum Design Systems 将以银牌赞助商身份赞助 2026 年 9 月 7–9 日在韩国济州岛 Parnas Hotel Jeju 举办的 MLCAD Symposium 2026。该研讨会汇聚探索机器学习与 AI 在电子电路、芯片及系统 CAD 各领域应用的研究者与从业者。Baum 首席技术官、KAIST 教授 Youngsoo Shin 将担任本届大会主席。
Chisel v7.13.0 发布,新增面向 Chisel 7 的 ChiselTest 兼容层,并加入用于 Chisel 类型元数据的 circt_debug_* 内建指令。后端将 FIRRTL 版本升至 7.0.0,CIRCT 依赖更新至 firtool-1.149.0,同时修复域定义传播问题并支持 OpaqueTypes 的 Lookupable 查找。
CHIPS Alliance 赞助了 5 月 1-3 日在加拿大滑铁卢举行的 Latch-Up 2026 开源硅会议,会上多场演讲与其倡议相关。

Marvell 与 Synopsys 公布超分析师预期的季度营收并上调指引,但股价分别收跌 4.6% 和 1.6%。Marvell 营收同比增长 28% 至 24.1 亿美元,全年指引升至 115 亿美元;Synopsys 营收同比增长 42% 至 22.7 亿美元,全年营收指引中值 96.6 亿美元。两家公司均将增长归因于 AI 数据中心需求。

Socionext以Contributor成员身份参与UCIe联盟,正评估基于UCIe的裸片间互连技术并计划将其集成到面向数据中心与汽车市场的定制SoC平台。公司计划在物理层、可测试性标准和集成方法论方面贡献力量,并与封装伙伴评估2.5D/3D/5.5D集成方案。其看好的应用包括数据中心AI/ML加速器集成、软件定义汽车的异构计算平台及高分辨率成像系统。
Chisel v7.12.0 发布,核心新增同步有理时钟域,并提供将 extmodule 的 defname 与 desiredName 分开设置的 API、ClockDomain 断言辅助方法及 BaseModule.ignoreParentPrefix。

思尔芯全程参与Andes晶心科技主办的“RISC-V Now! by Andes”全球巡回论坛(新竹、圣何塞、北京、上海四城),通过演讲与现场演示展示其数字EDA工具链如何加速RISC-V芯片从设计到量产。

EDA 行业资深人士 Simon Davidmann 复盘 4 月在意大利维罗纳举行的 DATE 2026,认为 AI 已不再是与芯片设计并列的独立话题,而是同时作为工作负载、设计工具、验证挑战与安全风险出现。

FOSSi Foundation发布《El Correo Libre》第97期,回顾Latch-Up 2026会议:共138人注册,议题覆盖SoC、EDA工具、FPGA、RISC-V、模拟混合信号、代工服务、AI与HDL,最佳演讲为Alex Singer关于开源FPGA的报告。
Latch-Up 2026 首次在加拿大举办,地点为滑铁卢大学,共 138 人注册,加拿大参会者占六成以上。会议设 SoC、EDA 工具、FPGA、RISC-V、模拟与混合信号、代工与服务、人工智能及 HDL 等分组,Verilator、AntMicro、IHP、OpenROAD 等做了进展分享,Alex Singer 关于开源 FPGA 的报告获评最佳演讲。

培风图南在ISEDA 2026发表技术报告,提出面向2nm及以下节点的现代化TCAD路线图,通过GPU加速计算架构与可处理多尺度、多物理场耦合的新型求解器提升仿真效率。公司还展示了将先进仿真工具整合进新一代协同优化DTCO体系、构建可扩展AI仿真预测平台的方案。新加坡国立大学Yee-Chia Yeo教授到访展台并为公司2nm TCAD及DTCO领域创新背书。
第 63 届 DAC(Chips to Systems Conference)将于 7 月 26–29 日首次在加州长滩会议中心举办,设 550 余场技术会议、120 多家参展公司,其中 15 家为首次参展的 AI 设计公司。
GDSFactory 发布 v9.41.0,新增向 cross_section 传入宽度与偏移函数的能力,并修复 taper 在多截面下的 per-end 宽度/偏移及 delta_width 问题。