ChipAgents 将在 DAC 2026 现场演示自主芯片设计
ChipAgents 将在 DAC 2026 展位 #1341 现场演示其多智能体平台如何在现有 EDA 工具与设计环境中自动化设计、验证和调试流程。其与 Analog Devices 的 TechTalk 将讨论智能体 AI 在架构探索、RTL 质量分析、验证加速、物理设计优化与设计收敛中的应用。
NEWS / 动态
#AI＋EDA
按时间浏览，使用右上角筛选切换领域。
ChipAgents 官方技术博客AI 评分2222
ChipAgents 官方技术博客AI 评分2222 
ChipAgents 创始人兼 CEO William Wang 获南海岸商业与科技奖年度企业家
ChipAgents 创始人兼 CEO William Wang 于 6 月 23 日在 South Coast Business & Technology Awards 获年度企业家奖，表彰其在打造品类定义性技术、推动半导体行业发展和回馈社区方面的贡献。
ChipAgents 官方新闻室AI 评分2222 
ChipAgents 加入 AWS 合作伙伴网络，推进 AI 驱动的半导体工程
ChipAgents 宣布加入亚马逊云科技（AWS）合作伙伴网络（APN），将借助 AWS 市场、安全云环境与 Bedrock 模型服务把其面向半导体工程的智能体 AI 平台推向更多客户。
Silicon Integration Initiative精选AI 评分6262 Si2 发布 CVDP 1.1.0 基准，新增面向 AI 智能体的评测改进
Si2 发布开源基准 CVDP 1.1.0，针对 AI 智能体改进评测框架。该版本采用 cocotb、Yosys、IVerilog 的稳定版本，cocotb 2.x 有望支持更多开源与商业仿真器，框架内新增使用 Claude Code 运行评测的初始设置，并增加来自 40 多个开源仓库的 100 个数据点，含人工植入缺陷和更大规模问题。
推荐理由：CVDP 1.1.0 的更新清单可用于比较面向 AI 智能体的 RTL 基准在工具版本与数据规模上的变化。
NVIDIA 官方动态AI 评分2222 
NVIDIA 如何用 Agent Toolkit 构建可信专用 AI
NVIDIA 介绍其 Agent Toolkit，由 Nemotron 开放模型、NemoClaw 蓝图和 OpenShell 运行时组成，为企业和开发者提供可定制、可控制的专用 AI 智能体基础。
Silicon Integration InitiativeAI 评分2828 Si2 LLM Benchmarking Coalition 第二届研讨会：对齐智能体基准与验证方法同真实 EDA 工作流
Si2 LLM Benchmarking Coalition 将于 7 月 29 日在加州圣克拉拉 Keysight Technologies 举办第二届研讨会，主题为对齐智能体基准与验证方法同真实 EDA 工作流。
Aniah 官方动态AI 评分3838 
Aniah 的 AI 驱动电气验证平台 OneCheck 获 Elmos 采用
汽车半导体公司 Elmos 已在各设计团队采用 Aniah 的 AI 驱动电气验证平台 OneCheck，用于提升设计可靠性、加快上市时间并确保汽车 SoC 的电气合规。OneCheck 将穷举式形式分析与自动化结合，在流程早期检出隐藏的电气设计错误。Elmos 产品开发副总裁 Armin Kemna 称其可更早发现复杂电气问题，提升一次流片成功率。
ChipNexus 官方动态AI 评分5555 ChipNexus 发布 NEX v5.40，重做文件操作并集成 QuestaSim
ChipNexus 发布 NEX v5.40，重做文件操作并新增原生 QuestaSim 集成。文件操作支持自动 diff 与确认、上下文 grep、定向补丁、写入前预览和大文件分页；QuestaSim 侧提供专用 MCP server 与验证工作流，缺失时自动生成 run_sim.do。
ChipAgents 官方新闻室AI 评分2222 
ChipAgents 获得 SOC 2 Type II 认证，强化半导体设计智能体 AI 安全
ChipAgents 已获得 SOC 2 Type II 认证，该审计由 Insight Assurance 完成，覆盖安全、可用性、机密性、处理完整性和隐私等信任服务准则。其多智能体平台已部署于 120 多家半导体公司，用于加速芯片设计与验证流程。公司称该认证体现其在数据保护、智能体沙箱和部署策略上的安全投入。
ChipAgents 官方技术博客精选AI 评分6060 
ChipAgents 发布首个芯片设计智能体模型 Renoir
ChipAgents 发布首个面向芯片设计的智能体大模型 Renoir，基于开源权重 MoE 大模型微调，可在气隙本地环境部署。官方称在覆盖 RTL 生成、缺陷定位与规格到代码实现的内部芯片设计基准上，Renoir 超过其基座模型、接近 Claude Opus 4.6，成本降低一半以上。团队表示该模型在数据、时间和算力受限预算下训练，属于一次试水，后续将扩大数据集和训练规模。
推荐理由：ChipAgents 公布 Renoir 的微调来源、内部基准覆盖任务与成本对比，可了解其自评口径与本地部署条件。
ChipAgents 官方技术博客AI 评分2222 
ChipAgents 庆祝成立两周年：多智能体系统服务全球前 80 家半导体公司
ChipAgents 在成立两周年之际披露，其多智能体系统已服务全球前 80 家半导体公司，自主执行 RTL 设计、验证、调试等复杂工作流。公司称截至 2026 年 10 月已有超过 200 个半导体企业部署、全球用户社区超过 2 万人。ChipAgents 2024 年创立于 UCSB 人工智能实验室，未来将聚焦以数量级提升生产力并保证结果质量。
ChipNexus 官方动态AI 评分3838 NEX v5.34 发布：首个 Lattice 智能体上线
NEX v5.34 发布，首次引入由 Lattice 支持的智能体，支持 Lattice Radiant 集成，可在 NEX 内自动化更复杂任务并保持对智能体操作的透明与控制。
Silicon Integration InitiativeAI 评分5858 Si2 AI/ML 工作组公开发布面向 EDA 的 AI 本体
Si2 AI/ML Schema/Ontology 工作组公开发布其 AI for EDA Ontology，以 Apache 2.0 许可在 GitHub 开源，目标是提供示例本体与用例，支持 EDA 智能体系统实验。
Cognichip 官方技术博客AI 评分3636 
Cognichip 全球 AI 硬件黑客松：220+ 学生 10 天生成约 75 万行 RTL
Cognichip 全球高校 AI 硬件黑客松吸引三大洲 220 多名学生，60 多支队伍在十天左右完成 64 个 ASIC 与 FPGA 项目，合计生成约 75 万行 RTL，并颁出 6500 美元奖金及小型物理芯片流片名额。
ChipAgents 官方技术博客AI 评分3838 
为何芯片工程师应关注 AI 生成的行为模型
ChipAgents 技术博客阐述用智能体 AI 快速生成高保真行为模型的六步流程：定义范围、生成参考数据、产出模型、对照黄金仿真验证、迭代精修、部署到仿真环境。
Silimate 官方动态AI 评分4040 Silimate CTO 访谈：芯片设计 copilot 与 Preqorsor 的 PPA 早期预估
Silimate CTO Akash 在访谈中介绍公司面向芯片设计者的 copilot，聚焦在综合前发现并修复功能与 PPA 问题。其 PPA 工具 Preqorsor 提供功耗、性能、面积的早期估算并标出瓶颈，目标不是替代综合报告，而是更快反馈，尤其针对较小 RTL 块。公司已有 10+ 客户，包括 Tenstorrent；PPA 预测更多依赖传统机器学习，LLM 则用于优化与功能正确性。
NVIDIA 官方动态AI 评分5858 
NVIDIA 发布 NemoClaw 智能体蓝图，Cadence、Siemens、Synopsys 等构建工程 AI 智能体
NVIDIA 在 GTC Taipei 展示 NemoClaw，一个用于构建专用长时运行智能体的开放蓝图，含可选编排框架（如 OpenClaw、Hermes）、模型路由和 NeMo 库，核心开源运行时 OpenShell 按策略管控智能体对文件、网络和工具的访问。
Baum Design Systems 官方动态AI 评分1010 Baum Design Systems 赞助 MLCAD 2026 研讨会
Baum Design Systems 将以银牌赞助商身份赞助 2026 年 9 月 7–9 日在韩国济州岛 Parnas Hotel Jeju 举办的 MLCAD Symposium 2026。该研讨会汇聚探索机器学习与 AI 在电子电路、芯片及系统 CAD 各领域应用的研究者与从业者。Baum 首席技术官、KAIST 教授 Youngsoo Shin 将担任本届大会主席。
Sigasi 官方动态AI 评分2222 Sigasi 称其 RTL 控制速度快于 AI 生成速度
Sigasi 提出“控制 RTL 快于 AI 生成 RTL”的主张，强调 AI 虽能在数秒内生成看似合理的 RTL，但生成代码仍需在完整项目上下文中验证、理解与审查。
ChipAgents 官方技术博客AI 评分3030 
ChipAgents CEO 谈智能体 AI 为何是 EDA 以来芯片设计最大变革
ChipAgents 创始人兼 CEO William Wang 在 2026 GSA Tech Summit 小组讨论"加速设计到制造——AI 的新前沿？"上阐述了智能体 AI 是 EDA 之后芯片设计的下一轮演进。
EDNAI 评分6060 
三星晶圆代工与 Synopsys 设计合作五项要点
三星晶圆代工与 Synopsys 在 SAFE Forum 2026 上介绍双方设计合作，涵盖面向第二代和第三代 2nm 工艺的 AI 数字与模拟流程、多物理场签核、3DIC 与接口 IP 及 AI 测试能力。
SiliconANGLEAI 评分4242 
Marvell 与 Synopsys 季度营收超预期并上调指引，股价仍收跌
Marvell 与 Synopsys 公布超分析师预期的季度营收并上调指引，但股价分别收跌 4.6% 和 1.6%。Marvell 营收同比增长 28% 至 24.1 亿美元，全年指引升至 115 亿美元；Synopsys 营收同比增长 42% 至 22.7 亿美元，全年营收指引中值 96.6 亿美元。两家公司均将增长归因于 AI 数据中心需求。
ChipAgents 官方技术博客AI 评分5858 
ChipAgents 推出一周年回顾：用波形智能体处理 TB 级仿真调试
ChipAgents 发布博客回顾 Waveform Agents 推出一周年，称其面向芯片验证波形调试，通过选择性波形提取、跨文件信号追踪和自动回归分诊，在 TB 级仿真数据上运行，可检测设计或测试平台中的功能失败与断言违规，无需预设错误特征。
ChipAgents 官方技术博客AI 评分2222 
ChipAgents 博客：AI 智能体当前可自动化的六项验证任务
ChipAgents 博客列出 AI 智能体当前可自动化的六项芯片验证任务，包括回归失败分诊、根因分析、UVM 生成与覆盖率收敛等。文章称验证已占 ASIC 与 FPGA 项目工程时间的 60-70%，约四分之三半导体项目延期，验证问题是主要延误原因之一。智能体可跨 RTL、波形、仿真日志、UVM 环境、断言与覆盖率数据库推理，自动解析日志、聚类失败、匹配缺陷库并生成 RCA 摘要。
IEEE TCAD精选AI 评分6262 研究提出基于先验知识分解与机器学习优化的毫米波 CMOS 功放全自动原理图与版图设计方法
研究提出一种毫米波 CMOS 功率放大器全自动设计方法，先用先验知识引导的分解把整个电路拆成多个可优化子问题，再借助机器学习辅助优化（MLAO）依次迭代求解。其中多分支 MLAO（MB-MLAO）算法用于片上变压器，以实现宽带匹配和高保真阻抗合成。对覆盖 17–41 GHz 的五个功放设计案例，后版图仿真结果显示该方法在保持较高 PPA 的同时明显加快设计流程。原文仅提供摘要，未给出具体工艺节点、对比基线与量化加速数据。
推荐理由：论文给出毫米波 CMOS 功放的分解式自动化流程，可用于比较机器学习辅助优化与传统固定拓扑设计的差异。
IEEE TCADAI 评分5858 面向MMIC的宽温高精度混合可扩展MIM电容模型
研究针对MMIC传统PDK缺乏宽温、宽频段稳健电容模型的问题，提出带接地电感的π型等效电路，S参数拟合误差低于2%，并解释了器件的热谐振漂移。在此基础上构建物理引导核心与神经网络补偿相结合的混合可扩展模型，参数拟合R²高于0.999，最终模型在整个温度与几何空间内对实测数据的S参数预测R²大于0.98。作者称该工作为恶劣工况下的稳健电路设计提供了高精度可扩展MIM电容模型，其混合方法可推广到其他无源器件。
ChipAgents 官方技术博客AI 评分1212 
ChipAgents 招募工程师共建 AI 驱动芯片设计平台
ChipAgents 公开招募工程师，共建其用于芯片设计与验证的智能体 AI 平台。该平台目前被全球数万名工程师使用，可加速 RTL 生成、调试验证问题并自动化重复流程，原需数周的手工任务现可在数天内完成。公司称 ARR 同比增长超过 50 倍。
IC Manage 官方动态AI 评分4242 IC Manage GDP-AI 以生成式与智能体 AI 改造 IP 生命周期管理
IC Manage 宣布为 GDP-AI 设计与 IP 管理系统新增生成式与智能体 AI 能力，用 AI 驱动的 IP 打包、IP 支持和 IP 发现流程替代人工，加速系统与半导体公司的 IP 复用。
ChipAgents 官方新闻室AI 评分2222 
ChipAgents 入选 CB Insights 2026 AI 100 全球最具创新力 AI 初创公司榜单
ChipAgents 宣布入选 CB Insights 第十届 AI 100 榜单，该榜单由 CB Insights 研究团队从全球逾 1.7 万家公司中评选出 100 家最具潜力的 AI 公司。
EDNAI 评分5252 
下一波 EDA：DATE 2026 的观察与启示
EDA 行业资深人士 Simon Davidmann 复盘 4 月在意大利维罗纳举行的 DATE 2026，认为 AI 已不再是与芯片设计并列的独立话题，而是同时作为工作负载、设计工具、验证挑战与安全风险出现。
中国科学院计算技术研究所精选AI 评分7676 
计算所等联合在 ICLR 2026 发表 CircuitNet 3.0 开源数据集
计算所李华伟-穆嘉楠课题组联合香港中文大学、北京大学在 ICLR 2026 发表论文，提出面向 AI 驱动芯片设计的开源数据集 CircuitNet 3.0。该数据集以 8,659 个通过综合与仿真验证的开源 RTL 设计为基础，经工业级 EDA 流程生成超过 15,000 个设计实例，覆盖 RTL、门级网表到物理布局阶段，每个样本含 RTL 代码与文本描述、结构化图表示和版图图像，并配套经 EDA 流程验证的时序与功耗指标。
推荐理由：论文给出 CircuitNet 3.0 的构建流程与跨阶段多模态数据，可用于比较 AI for EDA 时序与功耗预测的数据条件。
ChipNexus 官方动态AI 评分1818 ChipNexus NEX v5.25 发布：自动化日常工作
ChipNexus 发布 NEX v5.25，首次推出 Office Word 任务智能体，打通 NEX 与 Word 文档工作流，并改善该集成的打包与跨平台一致性。新版本增加会话导出与清理命令、/report-bug 命令及智能体感知的 /help 指引，同时改进企业离线许可的按需节点锁定与可选节点锁定绕过。此外修复了影响 Office Word MCP 的打包问题并改进子进程环境处理。
Aniah 电气验证与AI技术文章 官方动态AI 评分2222 为什么模拟设计的 AI 需要超越网表的上下文：Aniah 的白皮书解析
Aniah 发布白皮书，阐述模拟与混合信号验证中 AI 不能只依赖原始网表，因为网表只描述连接关系，不包含设计意图、电源域、工作模式和系统约束。其方法基于确定性语义重建、根因聚类和 System Conditional Analysis（SysCon），将原始电路数据转化为经过验证、具备因果依据的模型。
DAC 设计自动化大会AI 评分2222 2026 年 DAC（Chips to Systems Conference）首次移师长滩，AI 重塑芯片与系统设计带动规模创纪录
第 63 届 DAC（Chips to Systems Conference）将于 7 月 26–29 日首次在加州长滩会议中心举办，设 550 余场技术会议、120 多家参展公司，其中 15 家为首次参展的 AI 设计公司。
IC Manage 官方动态AI 评分4242 IC Manage 增强 GDP-AI：面向 Cadence Virtuoso 定制 IC 设计
IC Manage 宣布对面向 Cadence Virtuoso 定制 IC 设计的 GDP-AI 设计及 IP 管理系统进行重大增强，覆盖高级暂存、快速定制、AI 驱动工作流自动化和图形化设计差异比对。
Sigasi 官方动态AI 评分2222 Sigasi Visual HDL：在 AI 生成 RTL 前筑起确定性防线
Sigasi 发文提出用 Sigasi Visual HDL 在 VS Code 中对 AI 生成的 RTL 做确定性校验，主张允许 AI 生成草稿但须通过这道“防线”才能合入。该工具在输入时执行语法与语义检查并提供 Quick Fix，规则库覆盖 VHDL 与 SystemVerilog/UVM，可约束团队规范与跨语言集成。企业版还提供 Sigasi CLI，用于把检查接入终端与 CI 流程。
Sigasi 官方动态AI 评分1818 Sigasi 网络研讨会：如何在芯片设计中安全集成 AI 生成代码
Sigasi 举办网络研讨会，介绍其 Visual HDL 如何将 AI 生成代码与确定性验证结合，以安全集成到芯片设计流程中。该研讨会于 3 月 24 日直播，面向希望借助 AI 提速但不愿承担相关风险的工程师。Sigasi 强调获胜的工作流不是单靠 AI，而是 AI 加确定性验证。
ChipNexus 官方动态AI 评分1010 ChipNexus 发布 NEX v5.21：改进控制流与终端交互
ChipNexus 发布 NEX v5.21，重点改进终端日常使用体验：多行输入与键盘处理更顺畅，运行中操作的中断控制更可靠。该版本新增会话白名单等安全保护与可配置提示词大小上限，工具执行被拒时可请求补充上下文而非直接失败，并修复了数值版本比较问题。
EE TimesAI 评分5858 
西门子 EDA 推出 Fuse EDA AI 系统与 Fuse EDA AI Agent
西门子 EDA 推出 Fuse EDA AI System 与 Fuse EDA AI Agent，称其通过上下文感知的自然语言界面编排从概念到制造签核的多工具流程。
IEEE TCAD精选AI 评分7171 TopoSizing：面向 AMS 电路的 LLM 辅助拓扑理解与尺寸设计框架
研究提出 TopoSizing 端到端框架，直接从原始网表理解模拟与混合信号电路，并把理解结果转化为优化收益。方法先用图算法把电路组织为器件、模块、级的分层表示，再由 LLM 智能体执行假设、验证、修正的迭代循环并做一致性检查，生成显式标注；验证后的洞见通过 LLM 引导的初始采样和停滞触发的信赖域更新接入贝叶斯优化。在 55nm CMOS 工艺的 OTA、FC-OTA、StrongArm 锁存比较器和 LDO 四类真实电路上。
推荐理由：该框架把大模型智能体与贝叶斯优化结合，用于从原始网表理解模拟电路并完成尺寸设计，摘要给出四类电路上的效率与调用次数对比。