Silvaco 网络研讨会:用 FTCO™ 代理模型探索 GAA NSFET 设计空间
Silvaco 举办网络研讨会,演示面向 GAA NSFET 的完整 FTCO™ 工作流,覆盖从纳米片形成工艺仿真到器件仿真,并用 Victory DoE 与 Victory Analytics 将少量高保真仿真转化为 AI 代理模型。
NEWS / 动态
按时间浏览,使用右上角筛选切换领域。
Silvaco 举办网络研讨会,演示面向 GAA NSFET 的完整 FTCO™ 工作流,覆盖从纳米片形成工艺仿真到器件仿真,并用 Victory DoE 与 Victory Analytics 将少量高保真仿真转化为 AI 代理模型。
Verilator 5.054 于 2026-11-01 发布,新增独立的 `--coverage-branch` 选项,与 `--coverage-line` 分开,此前使用 `--coverage-line` 的用户可能需要补加该选项。

芯和半导体在2026用户生态大会上发布EDA2027版本,新增3DIC PDK和光电联合仿真平台,并将AI for EDA从单点功能推向平台化。
Siemens EDA 宣布把 Tessent In-System Test 加入与 Movellus Aeonic Insight 掉压检测器、Tessent Embedded Analytics 联合的演示,在 Veloce proFPGA 平台上运行。
NVC VHDL 编译器发布 1.23.1 小版本错误修复更新。

合见工软与北京开源芯片研究院在第六届RISC-V中国峰会上展示软硬双线的香山验证方法论:软件侧UVS+、UVD+适配香山平台并与UCAgent智能验证平台打通仿真与智能验证双通道,硬件侧香山·八达岭可扩展智算IP在PD-AS原型验证平台上跑通并现场实机演示。合见工软称联合测试中UVS+针对香山昆明湖架构的单核仿真性能较国际主流竞品提升高达2倍,并获颁香山企业贡献者奖项。
推荐理由:合见工软与开芯院在RISC-V峰会同台展示仿真调试适配、智能验证对接与原型验证跑通三条合作线,可观察国产工具链在香山生态中的接入方式。
Siemens 发布 Innovator3D IC 2610 更新,已在 Support Center 提供,取代此前 2604 版本。
Sigasi 发布 23 段短视频、共 7 个章节,演示 Sigasi Visual HDL 在真实 SystemVerilog、Verilog 和 VHDL 代码上的功能,无需安装即可按任意顺序观看。
OpenROAD 宣布现代化部署方式,Bazel 成为受支持的构建系统,CMake 被弃用并计划于 2026 年 11 月 1 日移除,现有用户需按安装指南迁移。官方给出预编译包、容器、打包归档和 Bazel 源码构建四种安装路径,并计划为正式版本提供原生 RPM、DEB 包和可解压 tarball 归档。

Synopsys 在 NVIDIA GTC Berlin 展示 20 多款 GPU 加速的 EDA 与多物理场方案,现已支持 50 个 NVIDIA CUDA-X 库和框架。
NVIDIA 宣布 cuDSS 正式发布,这是 CUDA-X 库,把工程与科学仿真中的大规模稀疏系统求解迁移到 GPU 上。
推荐理由:cuDSS 把稀疏求解放到 GPU 上,原文列出应用材料、Cadence、Synopsys 等工具接入后的加速倍数,可用于比较仿真流程的 GPU 改造条件。
Siemens Digital Industries Software 与 NVIDIA 将 GPU 加速计算光刻库 cuLitho 集成进 Siemens Calibre,在 OPC 等光刻优化负载上实现最高 12 倍加速。
推荐理由:原文给出 Calibre 与 cuLitho 集成在光刻优化负载上的加速倍数与仿真区间,可用于判断 GPU 加速在 OPC、ILT 流程中的接入位置。
Agnisys 发布 2026 Q3 通讯,重点介绍 IDS-AI 以可核查、可引用的流水线方式支撑 AI 对规格的每项判断,而非仅凭模型结论。
Yosys 0.70 发布,新增 optbarriers 实验性优化屏障插入流程,并为 flatten 和 prep 增加 -barriers 选项。新增 mcm 流程用共享加法器图替换常数乘法器,alumacc 增加 -macc-only,rmports 增加 -purge,ltp 增加 -select,同时移除 read_xaiger2 流程。终端模式新增彩色日志输出。

YosysHQ 发布 Tabby CAD Suite 20261013 版本,可下载,该版本包含底层性能改进与缺陷修复。另悉,下次 Yosys 用户组会议上 Hendrik 将介绍 EDAcation——一个把开源 FPGA 工具链整合进单一学生友好环境的 Visual Studio Code 扩展。

合见工软与北京开源芯片研究院宣布,其自研数字仿真器UVS+已完成香山高性能开源RISC-V处理器的全功能适配,在支持调试、覆盖率收集等全功能基础上,单核仿真性能相较国际领先产品提升高达2倍。
推荐理由:合见工软公布UVS+与香山处理器的适配范围与联合测试性能数据,可用于了解国产仿真器在RISC-V验证中的接入方式。

YosysHQ 博客刊出 Hendrik Folmer 的客座文章,介绍 EDAcation 这一 Visual Studio Code 扩展,它把开源 FPGA 工具链整合进单一环境,将综合、布局布线与可视化放在同一工作流中。

西门子将在 ITC 2026 展台演示其 In-System Test 验证方法,把 Tessent 实现与 Questa One、Veloce CS 验证技术连成可扩展的分阶段流程。
Chisel v7.16.0 发布,Cat 中保留字面量,chiseltest 基本重新实现 verify 函数。修复 Scala 2 中 @public 构造函数 val、connect/bulkConnect 硬件错误区分 LHS/RHS、异常抛出时 DynamicContext 状态泄漏,以及 Bool 调整大小时给出描述性错误。

随着芯片从单片SoC转向Chiplet架构,PCIe 8.0流量可通过UCIe 3.0在封装内裸片间传输,同时保留PCIe协议模型与软件生态。Siemens Avery PCIe VIP与Avery UCIe VIP提供跨层验证框架,覆盖电源管理、复位、重训练、恢复、降级链路与链路错误处理,并含合规测试套件验证事务顺序、载荷完整性与信用恢复。
Sigasi Visual HDL 2026.4 新增可配置的 Analysis Effort,对 IP 和库选用 Minimal 模式后仅做索引等最小处理,引用仍保留,但速度更快、内存占用更低且不再报告这些问题。
NVC VHDL 编译器发布 1.23.0 版本,新增对 SystemVerilog 赋值模式表达式、过程断言和定宽类型转换的支持,并可通过捆绑的 VHPI 插件实现随机信号初始化以排查复位问题。

Siemens EDA 的 Questa One Verification IQ Compliance Advisor 用于功能安全合规中的 FMEDA 创建与维护,提供贯穿功能安全生命周期的端到端追溯,可从 Jama、Polarion、DOORS 的需求直接关联到 FMEDA 记录。该工具支持从 Excel 和 CSV 导入 FMEDA 数据,并内置版本管理,以减少手工录入与迁移风险。

培风图南在IDAS 2026主论坛发布基于TCAD的虚拟工艺平台,该平台属EDA²创新基础设施,覆盖化学机械抛光、沉积、光刻、刻蚀、离子注入、热退火等完整工艺流程,实现从校准到预测再到优化的正向研发闭环。公司称其MozzTCAD是国内唯一支持FinFET、Nanosheet的3D TCAD仿真工具,已通过行业龙头客户验收,并在部分场景实现对国际标杆产品的性能反超。

Siemens EDA 推出 Questa One VeriThreader,用于建立覆盖系统架构到硅片的数字验证线索。其核心是 Verification Capture Point(VCP),将参数化需求与模型、测试、配置和结果等验证证据关联,使验证活动可追溯、可查询。该工具支持跨领域工作流归一化连接,并提供基于角色的访问控制。
OSVVM 发布 2026.08 版本,新增多行 Alert、Log、LogHeader、PrintLine、PrintHeader 支持,并引入 OsvvmSettingsPkg 新设置方法,设置文件只需列出需改动的变量值。
Yosys 0.69 发布,移除了 abc pass 中与 sum of products 相关的参数,并删除 coolrunner2、greenpak4 综合及相关 pass 和 nlutmap pass。

YosysHQ 发布 Tabby CAD Suite 20260909 版,该版本包含底层性能改进与缺陷修复,Linux 和 macOS 版本所附库也已更新至更新的版本。同期 YosysHQ 还宣布 ORConf 会议视频已在 YouTube 上线。
FuseSoC 2.4.7 发布,最低 Python 版本要求提升至 3.10,并新增类型检查的 CAPI2 schema。该版本改进生成器哈希,支持 git 库中的 git 子模块与自定义 provider,同时移除 SPDX 时间戳中的微秒。
Verilator 5.052 于 2026-09-05 发布,宣布支持 UVM 2020-3.2,限制见 issue #1538。
推荐理由:Verilator 5.052 宣布支持 UVM 2020-3.2 并列出限制,可用于评估开源仿真器承接 UVM 验证环境的条件。

广立微在IDAS 2026设计自动化产业峰会上集中亮相多款新品,覆盖智能良率溯因Agent、可测试性设计智能体平台与硅光实测数据分析等方向,并承办制造与良率工程分论坛。其QuanTest YAD在第三届“中国芯”EDA专项颁奖中获“金口碑产品奖”。公司同时展示全流程EDA工具、DATAEXP大数据分析平台与AI智能体,分享软硬件一体化良率解决方案。

行芯科技在2026 IDAS设计自动化产业峰会上发布GloryGrid早期供电网络评估与优化工具和GloryET全芯片签核收敛ECO工具,前者面向FinFET、3DIC、Chiplet场景并原生支持异构集成,后者一站式修复时序、功耗、面积、可靠性违例并支持τ-Aware跨层时序ECO。
Chisel v7.15.0 发布,修复了 FileCheck 目录清理的健壮性问题,并新增 DPI 说明文档。依赖方面,CIRCT 从 firtool-1.155.0 连续升级至 firtool-1.158.0,网站依赖 js-yaml 升至 3.15.1,同时为 v7.14.0 启用 MiMa。
cocotb 2.1.0 发布,与 2.0 保持向后兼容,新增 select 和 gather 并发原语分别替代 First 和 Combine,可直接接收协程等可等待对象。

KLayout 0.30.12 的 macOS DMG 安装包已发布,提供 Sequoia(15.7)、Sonoma(14.8)和 Tahoe(26.6)三个系统版本,其中 Tahoe 版为 ARM64 原生。每个系统提供 3 至 5 个包,按标准、轻量、重量级及 MacPorts、Homebrew、Anaconda3 开发环境区分,均未代码签名或公证,需手动绕过 Gatekeeper。
KLayout 发布 0.30.12 热修复版本,修复 Ruby PCell 导致的应用崩溃问题(#2434)。该版本紧随 8 月 23 日的 0.30.11,后者包含 Python API 整数范围检查、LEF/DEF 导入跳过重复 Macro、DRC 回归修复及实验性自定义 PCell 参数页支持等改动。
KLayout 发布 0.30.11 版本,修复 Python API 整数范围检查与 MIN_INT 字符串反序列化问题,并解决 OASIS 错误信息中单元名跳过、DXF 零层重复生成等缺陷。该版本新增 LEF/DEF 导入跳过重复 Macro、选择框样式可视化“Select”与“Partial”,并实验性支持自定义 PCell 参数页。

Siemens 在 Calibre 官方博客介绍 Calibre Vision AI 的 DRC 调试协作工作流,包括 Signal 状态跟踪、全局检查与单元过滤以及工作区保存导出。

Synopsys 公布其称为首款 3D PCIe 6.0 测试芯片的硅结果,该 5nm PHY 采用面对面堆叠封装,单通道 64 GT/s,八通道链路在 PAM4 信号下达到 128 GB/s,接收眼图满足标准的误码率要求。

Agnisys 发布 IDS-NoC,一款面向异构多核 SoC 的可扩展 NoC 互连 IP 生成方案,基于分组交换的分布式架构,可快速创建、配置并集成高性能互连网络。