跳到正文

NEWS / 动态

#产品更新

按时间浏览,使用右上角筛选切换领域。

今天11月3日周二1 条
11月1日周日
10月31日周六
10月29日周四
10月27日周二
  1. 合见工软60
    合见工软的报道配图

    合见工软与开芯院在RISC-V峰会展示香山验证方法论

    合见工软与北京开源芯片研究院在第六届RISC-V中国峰会上展示软硬双线的香山验证方法论:软件侧UVS+、UVD+适配香山平台并与UCAgent智能验证平台打通仿真与智能验证双通道,硬件侧香山·八达岭可扩展智算IP在PD-AS原型验证平台上跑通并现场实机演示。合见工软称联合测试中UVS+针对香山昆明湖架构的单核仿真性能较国际主流竞品提升高达2倍,并获颁香山企业贡献者奖项。

    推荐理由:合见工软与开芯院在RISC-V峰会同台展示仿真调试适配、智能验证对接与原型验证跑通三条合作线,可观察国产工具链在香山生态中的接入方式。

10月26日周一
10月23日周五
10月22日周四
  1. OpenROAD/OpenROAD Initiative58

    OpenROAD 部署方式更新:Bazel 成为受支持构建系统,CMake 将于 11 月 1 日移除

    OpenROAD 宣布现代化部署方式,Bazel 成为受支持的构建系统,CMake 被弃用并计划于 2026 年 11 月 1 日移除,现有用户需按安装指南迁移。官方给出预编译包、容器、打包归档和 Bazel 源码构建四种安装路径,并计划为正式版本提供原生 RPM、DEB 包和可解压 tarball 归档。

10月21日周三
10月15日周四
  1. Siemens Calibre 官方技术博客62

    Siemens 将 NVIDIA cuLitho 集成进 Calibre,光刻优化最高提速 12 倍

    Siemens Digital Industries Software 与 NVIDIA 将 GPU 加速计算光刻库 cuLitho 集成进 Siemens Calibre,在 OPC 等光刻优化负载上实现最高 12 倍加速。

    推荐理由:原文给出 Calibre 与 cuLitho 集成在光刻优化负载上的加速倍数与仿真区间,可用于判断 GPU 加速在 OPC、ILT 流程中的接入位置。

10月14日周三
10月13日周二
  1. YosysHQ Yosys 综合发行27

    Yosys 0.70 发布

    Yosys 0.70 发布,新增 optbarriers 实验性优化屏障插入流程,并为 flatten 和 prep 增加 -barriers 选项。新增 mcm 流程用共享加法器图替换常数乘法器,alumacc 增加 -macc-only,rmports 增加 -purge,ltp 增加 -select,同时移除 read_xaiger2 流程。终端模式新增彩色日志输出。

10月12日周一
  1. 合见工软62
    合见工软的报道配图

    合见工软UVS+完成香山处理器全功能适配,单核仿真性能提升达2倍

    合见工软与北京开源芯片研究院宣布,其自研数字仿真器UVS+已完成香山高性能开源RISC-V处理器的全功能适配,在支持调试、覆盖率收集等全功能基础上,单核仿真性能相较国际领先产品提升高达2倍。

    推荐理由:合见工软公布UVS+与香山处理器的适配范围与联合测试性能数据,可用于了解国产仿真器在RISC-V验证中的接入方式。

10月9日周五
10月7日周三
10月1日周四
  1. CHIPS Alliance Chisel 发行22

    Chisel v7.16.0 发布

    Chisel v7.16.0 发布,Cat 中保留字面量,chiseltest 基本重新实现 verify 函数。修复 Scala 2 中 @public 构造函数 val、connect/bulkConnect 硬件错误区分 LHS/RHS、异常抛出时 DynamicContext 状态泄漏,以及 Bool 调整大小时给出描述性错误。

9月26日周六
  1. Siemens Questa / Verification Horizons 官方博客40
    Siemens Questa / Verification Horizons 官方博客的报道配图

    从PCIe到UCIe:Chiplet集成如何延续PCIe生态

    随着芯片从单片SoC转向Chiplet架构,PCIe 8.0流量可通过UCIe 3.0在封装内裸片间传输,同时保留PCIe协议模型与软件生态。Siemens Avery PCIe VIP与Avery UCIe VIP提供跨层验证框架,覆盖电源管理、复位、重训练、恢复、降级链路与链路错误处理,并含合规测试套件验证事务顺序、载荷完整性与信用恢复。

9月22日周二
9月20日周日
9月18日周五
  1. Siemens Questa / Verification Horizons 官方博客38
    Siemens Questa / Verification Horizons 官方博客的报道配图

    Siemens Questa One Verification IQ Compliance Advisor:面向 FMEDA 的功能安全合规工具

    Siemens EDA 的 Questa One Verification IQ Compliance Advisor 用于功能安全合规中的 FMEDA 创建与维护,提供贯穿功能安全生命周期的端到端追溯,可从 Jama、Polarion、DOORS 的需求直接关联到 FMEDA 记录。该工具支持从 Excel 和 CSV 导入 FMEDA 数据,并内置版本管理,以减少手工录入与迁移风险。

9月15日周二
  1. 培风图南42
    培风图南的报道配图

    培风图南在IDAS 2026发布基于TCAD的虚拟工艺平台

    培风图南在IDAS 2026主论坛发布基于TCAD的虚拟工艺平台,该平台属EDA²创新基础设施,覆盖化学机械抛光、沉积、光刻、刻蚀、离子注入、热退火等完整工艺流程,实现从校准到预测再到优化的正向研发闭环。公司称其MozzTCAD是国内唯一支持FinFET、Nanosheet的3D TCAD仿真工具,已通过行业龙头客户验收,并在部分场景实现对国际标杆产品的性能反超。

9月11日周五
  1. Siemens Questa / Verification Horizons 官方博客22
    Siemens Questa / Verification Horizons 官方博客的报道配图

    为何现代系统验证需要演进:Siemens Questa One VeriThreader 的验证可追溯性方案

    Siemens EDA 推出 Questa One VeriThreader,用于建立覆盖系统架构到硅片的数字验证线索。其核心是 Verification Capture Point(VCP),将参数化需求与模型、测试、配置和结果等验证证据关联,使验证活动可追溯、可查询。该工具支持跨领域工作流归一化连接,并提供基于角色的访问控制。

9月10日周四
9月9日周三
9月8日周二
  1. FOSSi FuseSoC构建管理发行18

    FuseSoC 2.4.7 发布

    FuseSoC 2.4.7 发布,最低 Python 版本要求提升至 3.10,并新增类型检查的 CAPI2 schema。该版本改进生成器哈希,支持 git 库中的 git 子模块与自定义 provider,同时移除 SPDX 时间戳中的微秒。

9月5日周六
9月4日周五
  1. 广立微47
    广立微的报道配图

    广立微亮相IDAS 2026峰会:发布多款良率与DFT新品,QuanTest YAD获“金口碑产品奖”

    广立微在IDAS 2026设计自动化产业峰会上集中亮相多款新品,覆盖智能良率溯因Agent、可测试性设计智能体平台与硅光实测数据分析等方向,并承办制造与良率工程分论坛。其QuanTest YAD在第三届“中国芯”EDA专项颁奖中获“金口碑产品奖”。公司同时展示全流程EDA工具、DATAEXP大数据分析平台与AI智能体,分享软硬件一体化良率解决方案。

9月2日周三
  1. CHIPS Alliance Chisel 发行18

    Chisel v7.15.0 发布

    Chisel v7.15.0 发布,修复了 FileCheck 目录清理的健壮性问题,并新增 DPI 说明文档。依赖方面,CIRCT 从 firtool-1.155.0 连续升级至 firtool-1.158.0,网站依赖 js-yaml 升至 3.15.1,同时为 v7.14.0 启用 MiMa。

9月1日周二
8月30日周日
8月27日周四
8月25日周二
  1. KLayout22

    KLayout 0.30.11 版本发布

    KLayout 发布 0.30.11 版本,修复 Python API 整数范围检查与 MIN_INT 字符串反序列化问题,并解决 OASIS 错误信息中单元名跳过、DXF 零层重复生成等缺陷。该版本新增 LEF/DEF 导入跳过重复 Macro、选择框样式可视化“Select”与“Partial”,并实验性支持自定义 PCell 参数页。

8月21日周五
8月20日周四