合见工软在 RISC-V 中国峰会介绍 UniVista Hybrid 混合仿真与玄铁 C930 迁移案例
合见工软在第六届 RISC-V 中国峰会芯片设计与验证分论坛上介绍了 UniVista Hybrid Emulation 混合仿真方案，并分享与达摩院玄铁团队合作的玄铁 C930 RISC-V SoC 迁移案例。
NEWS / 动态
#商业采用
按时间浏览，使用右上角筛选切换领域。
合见工软AI 评分5858
Amazon Web Services 官方动态AI 评分2222 
AWS Unified Operations 如何加速芯片流片：EDA 工作负载的运维支持
AWS 介绍其最高级别支持服务 Unified Operations 如何面向在 AWS 上运行 EDA 负载的半导体公司提供专属团队支持。
Arm 官方动态AI 评分2222 Arm AGI CPU 如何支撑大规模高负载智能体 AI 工作负载
Arm 介绍其 AGI CPU 如何支撑大规模智能体 AI 工作负载：该 CPU 以每核更高的内存与 I/O 带宽、更低 TDP 和更高机架密度，作为 AI 基础设施的编排引擎。
深维科技AI 评分3838 
深维科技参加CCF工控机专委会四十周年活动，分享FPGA抗辐射加固工具链
深维科技在6月27日北京举行的第三届“风云论坛”暨CCF工业控制计算机专委会四十周年活动上，介绍了其FPGA抗辐射可靠性加固工具链的最新进展。该工具链以故障注入、故障分析、智能设计加固为核心，可在设计阶段模拟故障影响、分析传播路径与敏感模块，并已与行业头部客户开展应用部署。公司还提出以FPGA动态重构、资源池化与虚拟化分区为核心的星载异构计算路线，目前已在SAR算法硬件加速领域实施。
UCIe ConsortiumAI 评分2525 
UniVista 谈 UCIe 如何成为 Chiplet 产业的基石
UniVista 作为 UCIe IP 供应商，提出 UCIe IP 产品竞争力取决于四个维度：对从物理层到协议层完整规范的理解、基于行业洞察的产品定义、涵盖 SI/PI/EMI/热与应力的工程实现，以及跨晶圆厂、先进封装、EDA 与 NoC 的开放生态协作。
思尔芯AI 评分5858 
思尔芯推出DFI适配内存模型方案，支持DDR5/LPDDR5原型验证
思尔芯推出DFI适配验证解决方案，其Memory Model IP利用FPGA已有DDR4物理接口模拟DDR5、LPDDR5及HBM2E/3行为，并增加可观测可控制的后门接口。
思尔芯AI 评分3232 
新左移：以FPGA原型验证为“决策透镜”，加速RISC-V IP精准选型
思尔芯提出“新左移”理念，将FPGA原型验证前移至RISC-V IP选型与架构探索阶段，用MHz级真实运行数据替代仅靠数据手册和基准分数的评估。其芯神瞳S8-100搭载AMD Versal VP1902自适应SoC，单核等效逻辑门约1亿门。思尔芯已与开芯院、玄铁、Andes等20余家伙伴合作，玄铁C925在S8-100上完成首次公开展示，香山昆明湖验证扩展至16核。
OpenROAD／OpenROAD InitiativeAI 评分5757 
OpenROAD 与 bazel-orfs 支持数百万实例规模综合
OpenROAD 团队称 Ascenium AS 使用 OpenROAD 项目和 bazel-orfs，在数百万实例规模下数分钟内完成综合。原文未给出具体实例数量、工艺节点、硬件配置与基线对比。
OpenROAD／OpenROAD InitiativeAI 评分4040 
Ascenium 借助 OpenROAD 进行设计空间探索的策略优势
Ascenium 将设计空间探索（DSE）作为通用处理器架构决策的前置验证机制，在 Precision Innovations 支持下用 OpenROAD 提前暴露架构权衡，避免架构过拟合。
OpenROAD／OpenROAD InitiativeAI 评分5050 
OpenROAD 在 TinyTapeout 中的芯片设计快速实践教育
TinyTapeout 在 2025 年向 3 家代工厂提交了 12 颗芯片，3 名兼职工程师在无 NDA、预算不足 10 万欧元的情况下完成。借助 OpenROAD 等开源工具，每次提交都会自动重建并验证整颗芯片，包括 LVS、DRC 和形式验证，最终 GDS 可直接用于制造。团队称这把资金约束转化为工程迭代，临近流片截止仍可并行运行数十个构建与测试任务。