Verilator 5.054 发布:拆分分支覆盖率选项并扩展 SystemVerilog 支持
Verilator 5.054 于 2026-11-01 发布,新增独立的 `--coverage-branch` 选项,与 `--coverage-line` 分开,此前使用 `--coverage-line` 的用户可能需要补加该选项。
NEWS / 动态
按时间浏览,使用右上角筛选切换领域。
Verilator 5.054 于 2026-11-01 发布,新增独立的 `--coverage-branch` 选项,与 `--coverage-line` 分开,此前使用 `--coverage-line` 的用户可能需要补加该选项。
OpenROAD 宣布现代化部署方式,Bazel 成为受支持的构建系统,CMake 被弃用并计划于 2026 年 11 月 1 日移除,现有用户需按安装指南迁移。官方给出预编译包、容器、打包归档和 Bazel 源码构建四种安装路径,并计划为正式版本提供原生 RPM、DEB 包和可解压 tarball 归档。
Yosys 0.70 发布,新增 optbarriers 实验性优化屏障插入流程,并为 flatten 和 prep 增加 -barriers 选项。新增 mcm 流程用共享加法器图替换常数乘法器,alumacc 增加 -macc-only,rmports 增加 -purge,ltp 增加 -select,同时移除 read_xaiger2 流程。终端模式新增彩色日志输出。

YosysHQ 发布 Tabby CAD Suite 20261013 版本,可下载,该版本包含底层性能改进与缺陷修复。另悉,下次 Yosys 用户组会议上 Hendrik 将介绍 EDAcation——一个把开源 FPGA 工具链整合进单一学生友好环境的 Visual Studio Code 扩展。

合见工软与北京开源芯片研究院宣布,其自研数字仿真器UVS+已完成香山高性能开源RISC-V处理器的全功能适配,在支持调试、覆盖率收集等全功能基础上,单核仿真性能相较国际领先产品提升高达2倍。
推荐理由:合见工软公布UVS+与香山处理器的适配范围与联合测试性能数据,可用于了解国产仿真器在RISC-V验证中的接入方式。
Chisel v7.16.0 发布,Cat 中保留字面量,chiseltest 基本重新实现 verify 函数。修复 Scala 2 中 @public 构造函数 val、connect/bulkConnect 硬件错误区分 LHS/RHS、异常抛出时 DynamicContext 状态泄漏,以及 Bool 调整大小时给出描述性错误。
OSVVM 协同仿真程序无法像普通 C/C++ 程序那样通过 main 接收命令行参数,因此改用 vusermain.cfg 文件在运行期指定各节点的“命令行”。
OSVVM 发布 2026.08 版本,新增多行 Alert、Log、LogHeader、PrintLine、PrintHeader 支持,并引入 OsvvmSettingsPkg 新设置方法,设置文件只需列出需改动的变量值。
Yosys 0.69 发布,移除了 abc pass 中与 sum of products 相关的参数,并删除 coolrunner2、greenpak4 综合及相关 pass 和 nlutmap pass。

YosysHQ 发布 Tabby CAD Suite 20260909 版,该版本包含底层性能改进与缺陷修复,Linux 和 macOS 版本所附库也已更新至更新的版本。同期 YosysHQ 还宣布 ORConf 会议视频已在 YouTube 上线。
FuseSoC 2.4.7 发布,最低 Python 版本要求提升至 3.10,并新增类型检查的 CAPI2 schema。该版本改进生成器哈希,支持 git 库中的 git 子模块与自定义 provider,同时移除 SPDX 时间戳中的微秒。
Verilator 5.052 于 2026-09-05 发布,宣布支持 UVM 2020-3.2,限制见 issue #1538。
推荐理由:Verilator 5.052 宣布支持 UVM 2020-3.2 并列出限制,可用于评估开源仿真器承接 UVM 验证环境的条件。
Chisel v7.15.0 发布,修复了 FileCheck 目录清理的健壮性问题,并新增 DPI 说明文档。依赖方面,CIRCT 从 firtool-1.155.0 连续升级至 firtool-1.158.0,网站依赖 js-yaml 升至 3.15.1,同时为 v7.14.0 启用 MiMa。
cocotb 2.1.0 发布,与 2.0 保持向后兼容,新增 select 和 gather 并发原语分别替代 First 和 Combine,可直接接收协程等可等待对象。

KLayout 0.30.12 的 macOS DMG 安装包已发布,提供 Sequoia(15.7)、Sonoma(14.8)和 Tahoe(26.6)三个系统版本,其中 Tahoe 版为 ARM64 原生。每个系统提供 3 至 5 个包,按标准、轻量、重量级及 MacPorts、Homebrew、Anaconda3 开发环境区分,均未代码签名或公证,需手动绕过 Gatekeeper。
CHIPS Alliance 在 2026 OCP 全球峰会上围绕 Caliptra 与 VeeR 项目安排了多场技术分享,覆盖硅信任根、设备身份、密钥分发、设计验证、流式启动、封装级完整性证明与可管理性。
KLayout 发布 0.30.12 热修复版本,修复 Ruby PCell 导致的应用崩溃问题(#2434)。该版本紧随 8 月 23 日的 0.30.11,后者包含 Python API 整数范围检查、LEF/DEF 导入跳过重复 Macro、DRC 回归修复及实验性自定义 PCell 参数页支持等改动。
KLayout 发布 0.30.11 版本,修复 Python API 整数范围检查与 MIN_INT 字符串反序列化问题,并解决 OASIS 错误信息中单元名跳过、DXF 零层重复生成等缺陷。该版本新增 LEF/DEF 导入跳过重复 Macro、选择框样式可视化“Select”与“Partial”,并实验性支持自定义 PCell 参数页。
Chisel v7.14.0 发布,正式弃用隐式截断,配套 firtool 1.155.0 会对隐式截断值打印警告且无法在 firtool 中抑制。新增 `:%=` 显式截断连接运算符,`.squeeze` 改为发出显式截断而非隐式宽度强制转换。核心还加入 domain.domainOf、domain.Mux、LTL always 运算符及 Connectable 对 Option 的支持。

DAC 2026 第七届开源 EDA Birds-of-a-Feather 会议吸引超过 120 名参会者,讨论 AI、开源硬件与开源 EDA 的交叉。OpenROAD 介绍了组织与治理结构更新,CHIPS Alliance 汇报了开源硬件与 EDA 项目协作进展,会上还宣布 2nm nanosheet 研究 PDK 可用并更新 3D ODB。

FOSSi Foundation《El Correo Libre》第99期汇总开源硅生态动态:ORConf 2026征稿将于8月16日截止,会议9月11日至13日在比利时根特与FPL 2026同期举行。
YosysHQ 发布开源布局布线工具 nextpnr 0.11,代号 "Gartnerwand",并宣布此后所有版本均采用山峰命名。静态布局器在鲁棒性与 QoR 上改进并支持更多架构;堆布局器新增控制集感知合法化 API,目前用于加速 Xilinx 布局。
Yosys 0.68 发布,新增 symfpu 与 symfpu_convert 两个 pass。该版本移除了 abc pass 的 -fast 选项、flowmap pass 及 synth 和 synth_ice40 中的 -flowmap,并移除 read_aiger 的 -wideports 选项;同时修复 nexus 的 Radiant 网表兼容性。

YosysHQ 发布 Tabby CAD Suite 20260805 版本,该版本包含底层性能改进与缺陷修复。同月消息中,欧洲芯片开放设计环境(ODE4EC)正式启动,YosysHQ 为该计划参与方;其 CTO Claire 将在 FMCAD 2026 发表主题演讲。

KLayout 0.30.10 的 macOS DMG 安装包已发布,Python 版本迁移至 3.14(仅限 MacPorts 与 Homebrew),并为下一代 macOS 27 Golden Gate 做准备。
CHIPS Alliance 成员 Antmicro 在开源 RTL 仿真器 Verilator 中完成四态逻辑的初步实现,首个 PR 已作为后续开发起点,完整支持仍需跨多个 PR 和数月推进。
推荐理由:原文说明了四态逻辑在 Verilator 中以两个二态变量拆分实现,并给出实验性开关与示例,便于理解接入条件。
Yosys 0.67 发布,构建系统改为要求 CMake 3.28 或更高版本,编译器至少需 Clang-16 或 GCC-13,Microsoft Visual Studio 构建现已完全可用(含 ABC),Windows 平台仍推荐 mingw-64。

YosysHQ 发布 Tabby CAD Suite 20260709 版本,包含性能与缺陷修复等底层改进。该版本要求 CMake 3.28 及以上构建系统,支持 GCC-13 和 Clang-16 起编译器,并推荐 GCC-15、Clang-21 等更新版本。新版还包含基于 slang 库构建的 sv-elab,提供完全开源的 SystemVerilog 支持(尚不含 SVA)。
Verilator 5.050 于 2026-07-01 发布,重要更新是支持 covergroup、coverpoint 和 bins。该版本还引入新的 FST writer API,使用 FST 可能需要安装 liblz4 和/或 liblz4-dev 包。
推荐理由:Verilator 5.050 新增 covergroup、coverpoint 与 bins 支持,可用于了解开源仿真器在功能覆盖率上的能力边界。
CHIPS Alliance 成员 Antmicro 介绍了在 VeeR EL2 32 位 RISC-V 核中实现双核锁步(DCLS)的方法,该功能为可选、默认关闭,启用后会实例化一个延迟可配置的 Shadow Core 并与主核比对输出。
推荐理由:CHIPS Alliance 成员 Antmicro 说明 VeeR EL2 双核锁步的可选配置、寄存器监控与 cocotb/PyUVM 验证流程,可供安全关键设计参考。
OSVVM 2026.05 版本将 AXI4 Memory 由字节宽改为 AXI 字宽,影响通过 NewID 对内存的间接访问。旧版本调用需将 AddrWidth 改为 AXI_ADDR_WIDTH - AXI_BYTE_ADDR_WIDTH、DataWidth 改为 AXI_DATA_WIDTH。
NVC VHDL 编译器发布 1.21.1 小版本错误修复更新,修复了同名重载子程序调用被误报为歧义(#1560)、VHPI 外部子程序读取标量 out 和 inout 参数(#1570)、过程内分配含无约束字段记录时的内存损坏(#1576),以及进程内常量时间表达式使用 'stable 属性时的崩溃(#1537)。
OSVVM 2026.05 中,测试用例在时间 0 调用 SetAxi4Options/GetAxi4Options 并传入非 AXI4 总线值参数(如 BRESP)时会崩溃,因新实现直接引用尚未构造的 params 数据结构。解决方法是在进程开头加 WaitForClock(ManagerRec, 0),其行为与旧版一致且不产生等待。该实现简化了向 VC 添加参数,作者计划推广到其他 VC。

开源硬件基金会支持的 ODE4EC 启动,这项为期三年的计划聚焦开源 EDA 工具、开放设计 IP 与开放 PDK,下设 ODE4EC-AMS、ODE4EC-DIG 和 ODE4EC-PIV 三个项目,分别覆盖模拟混合信号、数字设计与验证流程集成。
OSVVM 发布 2026.05 版本,新增构建完成后脚本退出功能:当设置 ExitOnBuildDone 且未启用交互仿真或调试时,按有无错误返回 1 或 0 退出码。

YosysHQ 发布 Tabby CAD Suite 20260602 版本,包含性能与缺陷修复方面的底层改进。该版本将最低支持的 C++ 标准更新为 C++20,并预告下一版本将转向 CMake 构建系统,维护自定义插件的客户需提前准备构建环境与工作流。
Chisel v7.13.0 发布,新增面向 Chisel 7 的 ChiselTest 兼容层,并加入用于 Chisel 类型元数据的 circt_debug_* 内建指令。后端将 FIRRTL 版本升至 7.0.0,CIRCT 依赖更新至 firtool-1.149.0,同时修复域定义传播问题并支持 OpaqueTypes 的 Lookupable 查找。
Yosys 0.66 发布,要求使用支持 C++20 的 C++ 编译器,并预告下一版本将迁移至 CMake 构建系统。新增 lattice_dsp_nexus pass 用于 Lattice Nexus DSP 推断,synth_gatemate pass 新增 -scopename 选项并传递至 flatten。
CHIPS Alliance 赞助了 5 月 1-3 日在加拿大滑铁卢举行的 Latch-Up 2026 开源硅会议,会上多场演讲与其倡议相关。
KLayout 发布 0.30.9 版本,修复屏幕尺寸断言崩溃与堆内存释放后使用问题,并解决单元库重载失效、技术专属 python 目录未加入路径等缺陷。该版本新增库 API 细粒度控制、LayoutView 的 on_current_layer_changed_event 发布、Python/Ruby 标签真实文本边界框,以及所有模式下放置过孔等增强。