OSVVM 2026.05 版本将 AXI4 Memory 改为 AXI 字宽
OSVVM 2026.05 版本将 AXI4 Memory 由字节宽改为 AXI 字宽，影响通过 NewID 对内存的间接访问。旧版本调用需将 AddrWidth 改为 AXI_ADDR_WIDTH - AXI_BYTE_ADDR_WIDTH、DataWidth 改为 AXI_DATA_WIDTH。
NEWS / 动态
#开源生态
按时间浏览，使用右上角筛选切换领域。
OSVVM 官方验证方法新闻AI 评分1818
NVC VHDL编译器发行AI 评分1515 NVC VHDL 编译器 1.21.1 发布
NVC VHDL 编译器发布 1.21.1 小版本错误修复更新，修复了同名重载子程序调用被误报为歧义（#1560）、VHPI 外部子程序读取标量 out 和 inout 参数（#1570）、过程内分配含无约束字段记录时的内存损坏（#1576），以及进程内常量时间表达式使用 'stable 属性时的崩溃（#1537）。
OSVVM 官方验证方法新闻AI 评分2222 OSVVM 2026.05 版本 SetAxi4Options/GetAxi4Options 在时间 0 调用非 AXI4 总线参数会崩溃
OSVVM 2026.05 中，测试用例在时间 0 调用 SetAxi4Options/GetAxi4Options 并传入非 AXI4 总线值参数（如 BRESP）时会崩溃，因新实现直接引用尚未构造的 params 数据结构。解决方法是在进程开头加 WaitForClock(ManagerRec, 0)，其行为与旧版一致且不产生等待。该实现简化了向 VC 添加参数，作者计划推广到其他 VC。
FOSSi FoundationAI 评分1212 
ORConf 2026 开放注册，9 月在比利时根特举行
FOSSi Foundation 宣布 ORConf 2026 开放注册，会议于 9 月 11 日至 13 日在比利时根特 Zebrastraat 活动中心举行，聚焦自由与开源硅。会议免费参加，演讲投稿截止 8 月 16 日，今年与 FPL 2026 在同一场地前后衔接举办。
CHIPS AllianceAI 评分2222 
CHIPS Alliance 参加 2026 OCP EMEA 峰会，Antmicro 演示 Guineveer RISC-V 参考设计
CHIPS Alliance 于 4 月 29-30 日在巴塞罗那参加 2026 OCP EMEA 峰会，Google 与 Antmicro 代表在展台讨论开源芯片开发。
FOSSi FoundationAI 评分4242 
El Correo Libre 第98期：ODE4EC 启动、HeiChips 夏令营与 z386 开源 i386 克隆
开源硬件基金会支持的 ODE4EC 启动，这项为期三年的计划聚焦开源 EDA 工具、开放设计 IP 与开放 PDK，下设 ODE4EC-AMS、ODE4EC-DIG 和 ODE4EC-PIV 三个项目，分别覆盖模拟混合信号、数字设计与验证流程集成。
Silicon Integration InitiativeAI 评分5858 Si2 AI/ML 工作组公开发布面向 EDA 的 AI 本体
Si2 AI/ML Schema/Ontology 工作组公开发布其 AI for EDA Ontology，以 Apache 2.0 许可在 GitHub 开源，目标是提供示例本体与用例，支持 EDA 智能体系统实验。
OSVVM 官方验证方法新闻AI 评分2828 OSVVM 2026.05 发布：新增构建完成脚本退出与动态向量等更新
OSVVM 发布 2026.05 版本，新增构建完成后脚本退出功能：当设置 ExitOnBuildDone 且未启用交互仿真或调试时，按有无错误返回 1 或 0 退出码。
YosysHQ 官方动态AI 评分1818 
YosysHQ 发布 Tabby CAD Suite 20260602 版本
YosysHQ 发布 Tabby CAD Suite 20260602 版本，包含性能与缺陷修复方面的底层改进。该版本将最低支持的 C++ 标准更新为 C++20，并预告下一版本将转向 CMake 构建系统，维护自定义插件的客户需提前准备构建环境与工作流。
CHIPS Alliance Chisel 发行AI 评分2828 Chisel v7.13.0 发布
Chisel v7.13.0 发布，新增面向 Chisel 7 的 ChiselTest 兼容层，并加入用于 Chisel 类型元数据的 circt_debug_* 内建指令。后端将 FIRRTL 版本升至 7.0.0，CIRCT 依赖更新至 firtool-1.149.0，同时修复域定义传播问题并支持 OpaqueTypes 的 Lookupable 查找。
YosysHQ Yosys 综合发行AI 评分3232 Yosys 0.66 发布
Yosys 0.66 发布，要求使用支持 C++20 的 C++ 编译器，并预告下一版本将迁移至 CMake 构建系统。新增 lattice_dsp_nexus pass 用于 Lattice Nexus DSP 推断，synth_gatemate pass 新增 -scopename 选项并传递至 flatten。
CHIPS AllianceAI 评分4242 CHIPS Alliance 赞助 Latch-Up 2026，展示 SystemVerilog 工具、Verilator 与开放 PDK 进展
CHIPS Alliance 赞助了 5 月 1-3 日在加拿大滑铁卢举行的 Latch-Up 2026 开源硅会议，会上多场演讲与其倡议相关。
KLayoutAI 评分2222 KLayout 0.30.9 版本发布
KLayout 发布 0.30.9 版本，修复屏幕尺寸断言崩溃与堆内存释放后使用问题，并解决单元库重载失效、技术专属 python 目录未加入路径等缺陷。该版本新增库 API 细粒度控制、LayoutView 的 on_current_layer_changed_event 发布、Python/Ruby 标签真实文本边界框，以及所有模式下放置过孔等增强。
OSVVM 官方验证方法新闻AI 评分5858 
OSVVM 作者详解如何构建协仿真验证组件：以 PCIe VC 为例
OSVVM 作者以 2026.01 版本新增的 PCIe 协仿真 VC 为例，说明如何把 C 协议模型接入 VHDL 验证组件。文章拆解了 MIT 记录信号、VUserMain 入口、VTrans 外部过程与适配层之间的连接方式，并介绍用背靠背自洽测试和 Altera Cyclone V PCIe Hard IP 仿真模型验证该 VC 的两条路径。
NVC VHDL编译器发行AI 评分5858 开源 VHDL 仿真器 nvc 发布 1.21.0，Verilog 支持接近可用
开源 VHDL 仿真器 nvc 发布 1.21.0，这是首个 Verilog 支持接近可用、可仿真 PicoRV32 等实际项目的版本。该版本显著改进 Verilog 的表达式位宽判定、符号扩展和 X 传播，并支持 PSL next_a 简单表达式。由于性能问题，该版本不再支持使用模拟线程局部存储的系统，尤其是除 Clang x64 和 Clang Arm 外的所有 MSYS2 环境。
CHIPS Alliance Chisel 发行AI 评分3636 Chisel v7.12.0 发布：新增同步有理时钟域等特性
Chisel v7.12.0 发布，核心新增同步有理时钟域，并提供将 extmodule 的 defname 与 desiredName 分开设置的 API、ClockDomain 断言辅助方法及 BaseModule.ignoreParentPrefix。
KLayoutAI 评分2020 KLayout 服务器迁移及 0.30.9–0.30.12 版本更新
KLayout 因新服务器出现问题已回退至原版本，并陆续发布 0.30.9 至 0.30.12 版本。0.30.12 为修复 issue #2434 的热修复版，使用 Ruby PCells 的用户需升级，0.30.11 因严重问题被跳过。@kazzz 已提供 0.30.12 的 MacOS DMG 安装包。
YosysHQ Yosys 综合发行AI 评分4242 Yosys 0.65 发布
Yosys 0.65 发布，新增 arith_tree pass，可将加/减/macc 链转换为进位保存加法器树。该版本移除了 share pass 的 -force 选项，read_verilog 现支持非打包数组的位置赋值模式。
FOSSi FoundationAI 评分3838 
FOSSi Foundation《El Correo Libre》第97期：Latch-Up 2026回顾与Aegis开源FPGA
FOSSi Foundation发布《El Correo Libre》第97期，回顾Latch-Up 2026会议：共138人注册，议题覆盖SoC、EDA工具、FPGA、RISC-V、模拟混合信号、代工服务、AI与HDL，最佳演讲为Alex Singer关于开源FPGA的报告。
YosysHQ 官方动态AI 评分2222 Tabby CAD Suite 20260512 版本发布
YosysHQ 发布 Tabby CAD Suite 20260512 版本，现已开放下载，该版本包含底层性能改进与缺陷修复。同期 YosysHQ 就面向断言的新中间表示 Property IR 公开征求意见，RFC 文档已发布。
FOSSi FuseSoC构建管理发行AI 评分2020 FuseSoC 2.4.6 发布
FuseSoC 2.4.6 发布，新增从环境变量加载配置文件、扩展 autotype 过滤器、修复 CAPI2 JSON schema，并改进对解析错误依赖的处理。该版本确保 CLI 选项在运行过滤器前完成求值，使库位置相对于配置文件，支持 flag 中的整数、加载时校验 VLNV 名称，以及支持多个同名脚本。
FOSSi FoundationAI 评分1818 Latch-Up 2026 回顾：首次落地加拿大，138 人注册
Latch-Up 2026 首次在加拿大举办，地点为滑铁卢大学，共 138 人注册，加拿大参会者占六成以上。会议设 SoC、EDA 工具、FPGA、RISC-V、模拟与混合信号、代工与服务、人工智能及 HDL 等分组，Verilator、AntMicro、IHP、OpenROAD 等做了进展分享，Alex Singer 关于开源 FPGA 的报告获评最佳演讲。
Verilator／VeripoolAI 评分4242 Verilator 5.048 发布
Verilator 5.048 于 2026-04-26 发布，具体变更收录于发行版 Changes 文件并在页面中汇总。该版本延续 5.x 系列对 SystemVerilog 覆盖组、约束、DPI 与 VPI 等能力的支持与优化，并列出各变更的建议者与实现者。
FOSSi Edalize EDA工具接口发行AI 评分2222 Edalize 0.6.7 发布
Edalize 0.6.7 发布，修复 xcelium 的 cocotb 支持，ghdl 新增 cocotb 支持并正确处理多个库，vcs 修复导致无条件重建的拼写错误并将参数限定到顶层，vivado 修复未运行 pnr 时的 bug，sim 仅在启用 cocotb 时运行 cocotb-config。
CHIPS Alliance Chisel 发行AI 评分2222 Chisel v7.11.0 发布
Chisel v7.11.0 发布，core 新增 Wire 关联支持与运行时定义选项组的 DynamicGroup，并加入 LTL past 算子；svsim 支持可配置的 expect 失败值格式化。
FOSSi Foundation精选AI 评分6060 
开源 EDA 通讯 El Correo Libre 第 96 期：LibreLane 3.0 发布
FOSSi Foundation 的 El Correo Libre 第 96 期汇总多项开源硬件与 EDA 进展，其中 LibreLane 发布 3.0 版本。
推荐理由：汇总开源 EDA 多项进展，LibreLane 3.0 的流程变化与新增 DFT 插件可供关注开源实现流程的人参考。
Qucs-S电路仿真发行AI 评分4242 Qucs-S 26.1.0 发布：新增射频电路综合工具与 RxCalc 接收机计算
Qucs-S 26.1.0 发布，新增射频电路综合工具，旧滤波器设计工具或于下一版本弃用，同时集成多级接收机计算工具 RxCalc。器件属性对话框支持从库中选择 BJT、JFET、MOSFET 和二极管，并新增 SPDT 开关与继电器、系统命令组件及快捷键管理器。此外修复了多 Qucs 方程块的 SPICE 网表生成、Xyce 环境变量展开和 SPICE AM 源等问题。
YosysHQ Yosys 综合发行AI 评分2222 Yosys 0.64 发布：新增 Analog Devices FPGA 综合流程
Yosys 0.64 发布，新增 synth_analogdevices 综合流程以支持 Analog Devices FPGA，并为 Gowin FPGA 增加硬件锁存器支持。
YosysHQ 官方动态AI 评分1818 Tabby CAD Suite 20260409 版本发布
Tabby CAD Suite 四月版本已开放下载，新增对 AnalogDevices FPGA 的初步综合支持。该版本移除了 ABC/ABC9 pass 中少用的选项，原先用“abc -g AND -fast”将逻辑映射为 AND-Inverter Graph 的调用应改用“aigmap”，需检查并更新自定义脚本。
CHIPS AllianceAI 评分5858 
CHIPS Alliance 启动 SV Tools Project，整合 SystemVerilog/UVM 开源工具链
CHIPS Alliance 宣布启动 SV Tools Project，将 sv-tests、Verible、Synlig 和 RISCV-DV 四项开源 SystemVerilog/UVM 工具整合到同一项目下，以提升项目维护者与用户的可视性和支持。
CHIPS AllianceAI 评分2222 
CHIPS Alliance 将参加 2026 OCP EMEA 峰会，Antmicro 展示 Guineveer RISC-V 参考设计
CHIPS Alliance 将于 4 月 29 日至 30 日在巴塞罗那参加 OCP EMEA 2026 峰会，展位 B54 与 SONiC Foundation、OPI 同台，Google 和 Antmicro 代表将讨论开源硅开发。
CHIPS Alliance Chisel 发行AI 评分2222 Chisel v7.10.0 发布
Chisel v7.10.0 发布，新增 bool 的 asReset 转换、ChiselSim 的 Instance Choice 支持、svsim 的 -debug_access 控制，以及域子字段访问、字符串拼接和域实例化操作。
FOSSi FoundationAI 评分2222 
Latch-Up 2026 首批演讲者公布：开源 ASIC、FPGA 与光子 EDA 等议题
FOSSi Foundation 公布 Latch-Up 2026 首批演讲者，会议将于 5 月 1-3 日在加拿大滑铁卢举行，议题涵盖开源 ASIC 流片、FPGA、开源硅教育等。
FOSSi FoundationAI 评分1212 FOSSi Foundation 公布 Latch-Up 首批演讲阵容
FOSSi Foundation 公布今年 5 月 1-3 日在加拿大滑铁卢举行的 Latch-Up 会议首批演讲者，议题涵盖开源 ASIC 流片、FPGA 与自由开源硅教育等。完整演讲约十分钟，投稿截止日期已延长至 2026 年 4 月 5 日，注册仍在开放中。
CHIPS Alliance精选AI 评分6262 
用 Topwrap 与 Guineveer 设计模块化可复用 RISC-V SoC
CHIPS Alliance 介绍如何用数字设计聚合框架 Topwrap 搭配 RISC-V 参考 SoC Guineveer，组装、扩展并测试自定义 SoC。
推荐理由：原文以 Guineveer 参考 SoC 为例，展示用 Topwrap 的 YAML 描述增删 IP 并接入 Renode、Verilator 与 FPGA 测试的流程。
YosysHQ nextpnr 布局布线发行精选AI 评分6262 开源布局布线工具 nextpnr 发布 0.10 版本
开源布局布线工具 nextpnr 发布 0.10 版本，新增 archapi 的 resources API，用于表示互斥的布线资源。gowin 架构新增 GW5AST-138C 与 GW5 DSP 支持，并支持 router2 以加快布线，布局布线性能明显提升；gatemate 增加布局规划支持，xilinx 新增 Kintex-7 初步支持。
推荐理由：开源布局布线工具 nextpnr 0.10 的更新清单，可用于比较各 FPGA 架构在布线资源与布局性能上的支持差异。
OSVVM 官方验证方法新闻精选AI 评分6060 OSVVM 2026.01 发布，新增 PCIe 协同仿真验证组件
OSVVM 2026.01 发布，新增基于协同仿真的 PCIe 验证组件，由 Simon Southwell 实现，验证组件改在软件侧实现，OSVVM 测试序列器通过 MIT 事务接口与之交互。
推荐理由：OSVVM 2026.01 新增 PCIe 协同仿真验证组件，并说明 VHDL-2019 接口与构建错误处理的变化，可用于评估现有验证环境的升级成本。
YosysHQ Yosys 综合发行AI 评分3333 Yosys 0.63 发布
Yosys 0.63 发布，为 Gowin GW1N 和 GW2A 增加 DSP 推断，并为 Xilinx 架构的 preadder 增加减法支持。新增以命令方式运行 SAT 求解器的基础设施，以及 equiv_induct、equiv_simple 的 -ignore-unknown-cells 选项和 memory_libmap 的 -force-params 选项。
YosysHQ 官方动态AI 评分1818 Tabby CAD Suite 20260304 版本发布
YosysHQ 发布 Tabby CAD Suite 三月版本 20260304，可下载，主要包含底层性能改进与缺陷修复。此外，CSO Matt Venn 将于 4 月 22 日出席 DATE 的一场专题讨论。
Icarus VerilogAI 评分2222 Icarus Verilog 稳定版 13.0 发布
Icarus Verilog 发布稳定版 13 分支的首个版本 13.0，发布说明与构建方法见文档。官方计划构建 Windows 二进制文件，但因未签名，Windows 可能对其存在兼容问题。