Sigasi 演示四个智能体工作流:用 MCP 校验 AI 生成的 HDL
Sigasi 发布四个演示,展示 Claude Code、Cursor、Copilot 等编码智能体通过 MCP 和 Sigasi CLI 调用其确定性 HDL 分析,用于迭代生成 SDRAM 控制器、修复项目依赖、排查 UVM 测试平台问题和统一格式化 VHDL、Verilog、SystemVerilog 文件。
NEWS / 动态
按时间浏览,使用右上角筛选切换领域。
Sigasi 发布四个演示,展示 Claude Code、Cursor、Copilot 等编码智能体通过 MCP 和 Sigasi CLI 调用其确定性 HDL 分析,用于迭代生成 SDRAM 控制器、修复项目依赖、排查 UVM 测试平台问题和统一格式化 VHDL、Verilog、SystemVerilog 文件。
ChipNexus 发布 NEX v5.55,新增自定义技能、近乎无限的会话和更强的 EDA 环境识别能力。自定义技能遵循开放的 Agent Skills 规范,以 SKILL.md 组织,可附带脚本与模板;会话通过把较早的对话压缩成模型撰写的摘要来延续,完整对话保存在无损归档中。
推荐理由:原文列出 NEX v5.55 的自定义技能、上下文压缩与 EDA 环境解析能力,可用于评估智能体接入现有工具链的条件。

芯和半导体在DAC 2026现场发布EDA2026产品线新版本,围绕电热协同分析、光电联合仿真、AI多智能体三大能力升级。板级仿真平台Notus新增电热双向反馈建模,已在超聚变服务器单板电热协同设计中完成实测验证;ChannelExpert与Metis协同支持CPO封装仿真,在易卜半导体2.5D封装项目中验证,仿真规模较传统方法提升20倍、计算效率提升10倍。
推荐理由:原文列出电热协同、光电联合仿真与AI多智能体三项升级及客户项目验证条件,可用于比较系统级仿真的接入方式。
芯华章转载文章指出,验证类 Agent 虽能批量生成 testbench、assertion 和 coverage item,但验证材料变便宜不等于可信验证变便宜。

芯和半导体在DAC 2026现场联合联想集团发布双方EDA Agent战略合作的最新研发成果,打通PCB研发从设计到仿真验证的全流程AI设计闭环。设计环节的AI建库、AI自动布局、AI Checklist三个模块与仿真环节的DDR及高速信号仿真、CCT AI通道检查、高速链路AI优化模块首尾衔接。

Synopsys 在 2026 DAC Chips to Systems 大会上展示面向芯片与系统设计的智能体 AI 与先进硅设计技术。

ChipAgents 宣布扩大与 NVIDIA 的合作,以 NVIDIA AI 软件和加速计算推进其面向芯片设计与验证的领域专用模型及智能体系统 Renoir。

PrimisAI 更名为 ChipNexus,将 NEX 多智能体生态作为统一商业产品推向市场,并任命拥有 30 年 Intel 经历的 Dan Elmhurst 出任 CEO。
Real Intent 发布 Riven 签核 AI 智能体,称可在其全部静态签核工具流程中把签核提速最高 10 倍。该智能体基于生成式与智能体 AI,提供工具知识查询、违例分析与优先级排序、错误根因定位及修复建议,工程师可修改或采纳建议后再运行签核工具。
推荐理由:厂商自述称该智能体覆盖静态签核的知识查询、违例排序与根因调试,可观察AI如何接入签核流程。
Primis AI 宣布更名为 ChipNexus,并推出面向半导体与硬件设计的智能体 AI 平台 NEX。NEX 可生成与重构 RTL、分析原理图、配置并运行数字与模拟仿真、排查验证失败,以及编排综合与物理设计工具,并接入现有 EDA 环境、代码仓库、自动化脚本与 CI/CD。
推荐理由:官方公告列出 NEX 可编排的 RTL、仿真、验证与综合环节,并给出独立评测中双核处理器的实现与验证案例。
Agnisys 宣布将在 7 月 27–29 日于长滩举行的 DAC 2026 上展示 IDS-AI、IDS-NoC 及先进 DFT 自动化。IDS-AI 是理解芯片设计意图、覆盖从黄金规范到 RTL 签核全流程的智能体 AI 框架;IDS-NoC 自动生成可扩展、无死锁的开放 SystemVerilog NoC RTL。

Ambiq 在完成初步评估后扩大了 ChipAgents 智能体 AI 平台的部署范围,覆盖更多工程团队,用于加速超低功耗芯片的设计与验证。ChipAgents 平台可理解规格、RTL、仿真数据、波形等工程资料,帮助工程师自动化重复任务、加快调试。双方将继续探索智能体 AI 在低功耗半导体开发流程中的更广泛应用。
Cognichip 在 EETimes Chiplet Conference 上演示了 Seascape——一个用 200 行 Python 编写的全程序化海面计算应用,其实际运行在为此定制的硬件上,含超 8 万行密集数学代码、2000 周期流水线和 256 个并行物理实例。
芯华章转载文章讨论Agentic EDA是否会给本土EDA带来新窗口,判断两种结果都会发生:若只是让AI更方便调用现有EDA工具,Cadence、Synopsys、Siemens三大家大概率更强;若价值从"买工具"转向"买结果",本土EDA可能首次有机会不再只回答与三大家的差距,而是交付可验收的工程闭环。

DATE 2027 是欧洲设计、自动化、测试与制造领域会议的第30届,现公开征稿,研究论文(D、A、T、E 四个方向)摘要截止2026年9月13日、全文截止9月20日,录用通知11月23日。会议覆盖 IC/SoC、可重构硬件、嵌入式系统与软件的设计、测试及 EDA 工具,并设“量子计算”和“AI4EDA vs AI-Native EDA”两个新兴主题特别日。

Chipmind 发布 RTL Canvas,称其为芯片设计工程师与 AI 智能体之间的首个双向契约界面,工程师可在 RTL 图上直接绘制架构意图,智能体生成的改动以可视化差异回显。
芯华章转载文章提出 IC Agent 的“五层地权图”,从设计意图、工程资产、工具引擎、流程闭环到 signoff 信任层划分工程控制点。文章认为护城河不在模型参数,而在谁能把 triage、RCA、repair、rerun 与证据链接入真实项目流程,并留下可复查、可复用、可签字的结果。

Chipmind 宣布参与 CHIPS-JU 旗下 ODE4EC 项目并出席在米兰举行的启动会,该项目聚焦面向欧洲芯片的开源设计环境。Chipmind 在 ODE4EC-PIV 分支中贡献基于其专有 Agent Harnesses 的芯片设计学习循环,用于自主执行工作流、从错误中学习并迭代至设计正确。

ChipAgents 将在 DAC 2026 展位 #1341 现场演示其多智能体平台如何在现有 EDA 工具与设计环境中自动化设计、验证和调试流程。其与 Analog Devices 的 TechTalk 将讨论智能体 AI 在架构探索、RTL 质量分析、验证加速、物理设计优化与设计收敛中的应用。

ChipAgents 创始人兼 CEO William Wang 于 6 月 23 日在 South Coast Business & Technology Awards 获年度企业家奖,表彰其在打造品类定义性技术、推动半导体行业发展和回馈社区方面的贡献。

ChipAgents 宣布加入亚马逊云科技(AWS)合作伙伴网络(APN),将借助 AWS 市场、安全云环境与 Bedrock 模型服务把其面向半导体工程的智能体 AI 平台推向更多客户。

NVIDIA 介绍其 Agent Toolkit,由 Nemotron 开放模型、NemoClaw 蓝图和 OpenShell 运行时组成,为企业和开发者提供可定制、可控制的专用 AI 智能体基础。

ChipAgents 已获得 SOC 2 Type II 认证,该审计由 Insight Assurance 完成,覆盖安全、可用性、机密性、处理完整性和隐私等信任服务准则。其多智能体平台已部署于 120 多家半导体公司,用于加速芯片设计与验证流程。公司称该认证体现其在数据保护、智能体沙箱和部署策略上的安全投入。

ChipAgents 在成立两周年之际披露,其多智能体系统已服务全球前 80 家半导体公司,自主执行 RTL 设计、验证、调试等复杂工作流。公司称截至 2026 年 10 月已有超过 200 个半导体企业部署、全球用户社区超过 2 万人。ChipAgents 2024 年创立于 UCSB 人工智能实验室,未来将聚焦以数量级提升生产力并保证结果质量。
NEX v5.34 发布,首次引入由 Lattice 支持的智能体,支持 Lattice Radiant 集成,可在 NEX 内自动化更复杂任务并保持对智能体操作的透明与控制。
Si2 AI/ML Schema/Ontology 工作组公开发布其 AI for EDA Ontology,以 Apache 2.0 许可在 GitHub 开源,目标是提供示例本体与用例,支持 EDA 智能体系统实验。

NVIDIA 在 GTC Taipei 展示 NemoClaw,一个用于构建专用长时运行智能体的开放蓝图,含可选编排框架(如 OpenClaw、Hermes)、模型路由和 NeMo 库,核心开源运行时 OpenShell 按策略管控智能体对文件、网络和工具的访问。

ChipAgents 创始人兼 CEO William Wang 在 2026 GSA Tech Summit 小组讨论"加速设计到制造——AI 的新前沿?"上阐述了智能体 AI 是 EDA 之后芯片设计的下一轮演进。

ChipAgents 博客列出 AI 智能体当前可自动化的六项芯片验证任务,包括回归失败分诊、根因分析、UVM 生成与覆盖率收敛等。文章称验证已占 ASIC 与 FPGA 项目工程时间的 60-70%,约四分之三半导体项目延期,验证问题是主要延误原因之一。智能体可跨 RTL、波形、仿真日志、UVM 环境、断言与覆盖率数据库推理,自动解析日志、聚类失败、匹配缺陷库并生成 RCA 摘要。
IC Manage 宣布为 GDP-AI 设计与 IP 管理系统新增生成式与智能体 AI 能力,用 AI 驱动的 IP 打包、IP 支持和 IP 发现流程替代人工,加速系统与半导体公司的 IP 复用。

ChipAgents 宣布入选 CB Insights 第十届 AI 100 榜单,该榜单由 CB Insights 研究团队从全球逾 1.7 万家公司中评选出 100 家最具潜力的 AI 公司。
ChipNexus 发布 NEX v5.25,首次推出 Office Word 任务智能体,打通 NEX 与 Word 文档工作流,并改善该集成的打包与跨平台一致性。新版本增加会话导出与清理命令、/report-bug 命令及智能体感知的 /help 指引,同时改进企业离线许可的按需节点锁定与可选节点锁定绕过。此外修复了影响 Office Word MCP 的打包问题并改进子进程环境处理。

IC Manage 宣布把设计数据与 IP 管理系统 GDP-XL 升级为 GDP-AI,现有客户无需数据迁移或系统停机即可获得生成式与智能体 AI 能力。公告列出四项功能:自然语言界面用于查询设计数据、AI 生成含 GDP 命令的工作流脚本、通过 Model Context Protocol 以只读工具实时访问结构化数据、基于 RAG 的文档语义检索。
弗劳恩霍夫 IAF 与 IIS 将于 2026 年在海尔布隆建立 Chip AI 研究与创新中心,专注为 AI 及借助 AI 开发创新芯片设计。IAF 侧重用 AI 自动化 CMOS 电路设计步骤,并研究 IP 保护与安全关键应用的设计验证认证;IIS 则开发面向边缘 AI 的模拟与混合信号 CMOS 神经形态处理器及配套训练工具链,聚焦脉冲神经网络。

ChipAgents 宣布完成 5000 万美元超额认购的 A1 轮融资,累计融资达 7400 万美元,由台积电投资的 Matter Venture Partners 领投,Bessemer、Micron、MediaTek 和 Ericsson 等现有投资方参投。
推荐理由:融资公告同时披露了客户规模、ARR 增速与验证环节的自测性能数字,可用于观察智能体平台在芯片设计中的商业进展。
CHIPS Alliance 公布 2026 年愿景,从孵化期转向成熟社区驱动生态,聚焦可持续性、技术严谨性与可信 IP。组织将取消总经理职位,Rob Mains 于 Q1 退休,Matt Cockrell 任 2026 年理事会主席,会员费上调 25%。
Chipmind 称其芯片设计智能体 John 在 20 分钟内把 SHA 加密核集成进一颗 SoC,改动 15 个文件且 CI 测试通过,全程无人工交互。John 在既有设计环境中调用 EDA 工具,完成 OBI 到 AXI 桥接、扩展 RTL 测试平台与固件测试并跑通仿真,最终由人类工程师评审通过。

Chipmind CEO Harald Kröll 在达沃斯 AI House 参加“GenAI is More Than LLMs”专题讨论,介绍 AI 芯片设计如何跨越通用大模型与开发流程之间的“空白地带”。他指出,通用模型能力虽广,但半导体行业的真正加速来自将 AI 原生融入复杂的 EDA 与开发环境,构建面向硬件工作流的设计感知系统。
CHIPS Alliance 执行董事 Rob Mains 在开发者访谈中回顾从 IBM 到 Oracle 的硅开发全栈经历,提出开源硅应聚焦各方共需的基础组件,让企业把资源投向差异化创新。他以 Caliptra 为例称开源硬件 IP 已能设计、集成进 SoC 并量产部署,生产就绪需靠多次流片与持续使用来证明。他指出 DRC 与形式验证仍需与代工厂深化协作,规模化协作的最大障碍是信任而非技术。

NVIDIA Nemotron Labs 博客展示 CrowdStrike、PayPal 和 Synopsys 基于 NVIDIA Nemotron 开放基础模型结合自有数据构建专用 AI 智能体的三种实践。