广立微亮相IDAS 2026峰会：发布多款良率与DFT新品，QuanTest YAD获“金口碑产品奖”
广立微在IDAS 2026设计自动化产业峰会上集中亮相多款新品，覆盖智能良率溯因Agent、可测试性设计智能体平台与硅光实测数据分析等方向，并承办制造与良率工程分论坛。其QuanTest YAD在第三届“中国芯”EDA专项颁奖中获“金口碑产品奖”。公司同时展示全流程EDA工具、DATAEXP大数据分析平台与AI智能体，分享软硬件一体化良率解决方案。
NEWS / 动态
#设计智能体
按时间浏览，使用右上角筛选切换领域。
广立微AI 评分4747
Sigasi 官方动态AI 评分2222 Sigasi 网络研讨会：从提示词到端到端智能体工程
Sigasi 将于 10 月 14 日举办网络研讨会，演示 AI 智能体如何端到端完成完整工程目标，而非只处理孤立任务。两场演示分别从设计需求生成并配置完整 HDL 项目、再由 Sigasi 检查智能体成果，以及从现有代码库生成编译顺序与库映射以驱动下游仿真流程。智能体通过 Sigasi CLI 调用项目感知分析，daemon 模式在多次调用间保持项目加载，所有处理均在本地或用户 VPC 内完成。
ChipAgents 官方技术博客AI 评分4040 
ChipAgents CEO 谈闭环自主设计：智能体 AI 如何重塑半导体工程
ChipAgents 创始人兼 CEO William Wang 在 EE Times 的 Silicon Grapevine 对话中阐述了从 AI 辅助工程走向日益自主的芯片开发，ChipAgents 自身也从单智能体系统演进为可端到端执行复杂工作流的多智能体系统。
Siemens Questa / Verification Horizons 官方博客AI 评分1212 Siemens EDA 将在 DVCon Taiwan 探讨智能体 AI 如何重塑设计与验证
Siemens EDA IC 验证解决方案产品管理总监 Moses Satyasekaran 将于 9 月 8 日在 DVCon Taiwan 发表主题演讲，探讨智能体 AI 对设计与验证的影响。
雷峰网AI 评分4747 
Cadence滕晋庆：AI有望让芯片设计时间减半，但资深工程师仍是核心竞争力
Cadence资深副总裁滕晋庆在CadenceLIVE 2026上判断，AI EDA短期内有望让相同制程下设计相同芯片的时间缩短一半，但至少未来五年看不到AI独立生成可用芯片。
Chipmind 官方动态AI 评分1212 Chipmind 赞助 DVCon Europe 2026 最佳论文奖
总部位于苏黎世的芯片设计 AI 智能体初创公司 Chipmind 宣布赞助 DVCon Europe 2026 最佳论文奖，会议于 11 月 17–18 日在慕尼黑举行，为第 13 届。Chipmind 表示不会在会上宣布智能体取代现有方法学，而是希望与掌握方法学的工程师交流，并演示智能体运行仿真器、将改动以 RTL Canvas 评审形式带回。
芯华章AI 评分3838 芯华章刘军在中信证券股权投资峰会演讲：可信Agentic EDA筑牢AI产业底座
芯华章科技研发副总裁刘军在中信证券第五届股权投资会议上表示，芯华章已布局智能设计和智能验证Agent，相关测试实现仿真效率7倍以上提升、自动化Debug效率10倍以上提升、自动化Formal验证效率提升70X。他提出可信EDA的核心是用确定性EDA工具对AI输出进行求证并形成可追溯证据链，以应对生成式AI提升代码效率后更重要的芯片设计验证需求。
ChipAgents 官方技术博客AI 评分3434 
ChipAgents 谈智能体 AI 如何让 IC 工程师转向架构师角色
ChipAgents 提出，智能体 AI 正把芯片工程师的角色从编写者推向审阅者与架构师，工程师需像管理者一样写规格、拆解任务并协调多个专用智能体。芯片设计数据远少于公开代码库，且网表、波形、寄生参数等非文本表示需借助仿真、形式化、物理设计与时序工具解读，因此最强架构是基础模型语义推理与半导体专用工具、自动验证的结合。
ChipNexus 官方动态AI 评分4242 ChipNexus NEX v5.67 发布：支持第三方 MCP 服务器与技能命令化
ChipNexus 发布 NEX v5.67，新增第三方 MCP 服务器支持，可按活跃工作流动态加载并只启动所需服务器。用户自定义技能可直接作为斜杠命令调用并支持热重载，NEX.md 项目指令在会话中动态重读。该版本还加入后台作业管理与轮询、终止工具，并优化读取上限、原子编辑和轮询以减少 token 消耗。
DAC 设计自动化大会AI 评分2222 DAC 2026（Chips to Systems 会议）首次落地长滩，聚焦 Agentic AI
DAC 2026 首次在长滩举办即超出预期，总注册人数达 5,059，其中全会议与工程 track 通行证 2,630 张、I LOVE DAC 通行证 1,594 张、参展商展位人员 835 人。
Chipmind 官方动态AI 评分2222 Chipmind 演示 RTL Canvas：面向芯片设计的生成式 UI
Chipmind 演示了其生成式 UI 产品 RTL Canvas：工程师在现有芯片架构图上画红叉删除模块，AI 智能体 Chipmind John 解析意图、更新 RTL 实现，并以可交互的可视化 diff 返回结果供审批。该演示仅覆盖一个简单示例，Chipmind 称 RTL Canvas 旨在让团队以架构而非文本提示的方式设计、探索和评审大规模芯片与复杂 SoC，更多能力仍在开发中。
ChipNexus 官方动态精选AI 评分6262 ChipNexus 发布 NEX v5.61，改进仓库导航与 EDA 工具结果呈现
ChipNexus 发布 NEX v5.61，新增仓库级 grep 和 glob 工具，让智能体在遵循嵌套 .gitignore 规则的前提下检索大型代码库，并优先处理近期修改的文件。
推荐理由：原文列出仓库级检索、EDA 工具结果结构化与缓存改进，可用于比较智能体接入现有 RTL 与验证流程的条件。
ChipAgents 官方技术博客AI 评分3636 
ChipAgents 谈多智能体编排：通往 IC 设计自主化的路径
ChipAgents 提出以多智能体编排替代单点 AI 智能体，让多个专用智能体在隔离沙箱中并行探索假设、调用 EDA 工具并评估结果，由工程师在关键节点审核。其平台在客户 WhaleChip 的部署中把 3D IC 根因分析从数天缩短到 15 分钟。文章以功耗优化流程为例，说明单点加速无法压缩整体串行循环，编排才能压缩整个设计迭代。
ChipAgents 官方技术博客AI 评分5050 
ChipAgents 如何用 AI 智能体加速时序收敛
ChipAgents 介绍其构建 AI 智能体闭环以加速时序收敛的方法：在 RTL 阶段为智能体提供分钟级的快速 PPA 反馈，使其能比较不同方案、剔除导致功耗或面积不可接受回退的时序修复。
CHIPS AllianceAI 评分2222 
DAC 2026 开源 EDA BoF 聚焦 AI 辅助与开源硬件生态
DAC 2026 第七届开源 EDA Birds-of-a-Feather 会议吸引超过 120 名参会者，讨论 AI、开源硬件与开源 EDA 的交叉。OpenROAD 介绍了组织与治理结构更新，CHIPS Alliance 汇报了开源硬件与 EDA 项目协作进展，会上还宣布 2nm nanosheet 研究 PDK 可用并更新 3D ODB。
芯华章AI 评分2222 IC Agent 会写会跑会改，工程师还怎么长本事？
芯华章转载文章讨论 IC Agent 演示读 spec、生成 RTL 与 testbench、读 log 给 patch 并整理报告后，工程师如何继续成长。作者认为 Agent 最危险之处在于提前替人处理掉失败、反馈与打回，而判断对错、风险、证据和边界的能力才是可迁移的护城河。
EE TimesAI 评分5858 Siemens EDA 与 NVIDIA 谈自验证 EDA 智能体：Fuse Agent 与 NeMo Gym 如何支撑长周期工作流
EE Times 播客邀请 Siemens EDA 首席 AI 战略官 Amit Gupta 与 NVIDIA 工业与计算工程副总裁 Tim Costa，讨论双方合作中的领域限定自验证 AI 智能体，即不只执行任务，还用基于物理的 EDA 软件验证自身输出。
EE TimesAI 评分5858 
ChipAgents 扩展 A 轮再融 6000 万美元，累计融资 1.34 亿美元
ChipAgents 在 DAC 上宣布扩展 A 轮融资新增 6000 万美元，加上 2026 年 2 月的 5000 万美元，累计融资达 1.34 亿美元。公司称 2026 年上半年年度经常性收入增长六倍，在半导体公司完成超过 120 次部署。
Sigasi 官方动态AI 评分5858 Sigasi 演示四个智能体工作流：用 MCP 校验 AI 生成的 HDL
Sigasi 发布四个演示，展示 Claude Code、Cursor、Copilot 等编码智能体通过 MCP 和 Sigasi CLI 调用其确定性 HDL 分析，用于迭代生成 SDRAM 控制器、修复项目依赖、排查 UVM 测试平台问题和统一格式化 VHDL、Verilog、SystemVerilog 文件。
ChipNexus 官方动态精选AI 评分6565 ChipNexus 发布 NEX v5.55，新增自定义技能与 EDA 环境解析
ChipNexus 发布 NEX v5.55，新增自定义技能、近乎无限的会话和更强的 EDA 环境识别能力。自定义技能遵循开放的 Agent Skills 规范，以 SKILL.md 组织，可附带脚本与模板；会话通过把较早的对话压缩成模型撰写的摘要来延续，完整对话保存在无损归档中。
推荐理由：原文列出 NEX v5.55 的自定义技能、上下文压缩与 EDA 环境解析能力，可用于评估智能体接入现有工具链的条件。
芯和半导体精选AI 评分6060 
芯和半导体发布EDA2026，升级电热协同、光电联合仿真与AI多智能体
芯和半导体在DAC 2026现场发布EDA2026产品线新版本，围绕电热协同分析、光电联合仿真、AI多智能体三大能力升级。板级仿真平台Notus新增电热双向反馈建模，已在超聚变服务器单板电热协同设计中完成实测验证；ChannelExpert与Metis协同支持CPO封装仿真，在易卜半导体2.5D封装项目中验证，仿真规模较传统方法提升20倍、计算效率提升10倍。
推荐理由：原文列出电热协同、光电联合仿真与AI多智能体三项升级及客户项目验证条件，可用于比较系统级仿真的接入方式。
芯华章AI 评分3838 Agentic EDA 的验证命门：生成更多测试不如形成证据链
芯华章转载文章指出，验证类 Agent 虽能批量生成 testbench、assertion 和 coverage item，但验证材料变便宜不等于可信验证变便宜。
芯和半导体AI 评分5252 
芯和半导体与联想在DAC 2026发布EDA Agent研发成果
芯和半导体在DAC 2026现场联合联想集团发布双方EDA Agent战略合作的最新研发成果，打通PCB研发从设计到仿真验证的全流程AI设计闭环。设计环节的AI建库、AI自动布局、AI Checklist三个模块与仿真环节的DDR及高速信号仿真、CCT AI通道检查、高速链路AI优化模块首尾衔接。
Synopsys 官方新闻RSSAI 评分5858 
Synopsys 在 2026 DAC 展示智能体 AI 芯片设计合作
Synopsys 在 2026 DAC Chips to Systems 大会上展示面向芯片与系统设计的智能体 AI 与先进硅设计技术。
ChipAgents 官方技术博客AI 评分5050 
ChipAgents 扩大与 NVIDIA 合作，推进芯片设计智能体 AI 与 Renoir 模型
ChipAgents 宣布扩大与 NVIDIA 的合作，以 NVIDIA AI 软件和加速计算推进其面向芯片设计与验证的领域专用模型及智能体系统 Renoir。
SiliconANGLEAI 评分3434 
Synopsys 以协同设计与智能体芯片工作流应对物理 AI 复杂度
Synopsys 创新高级副总裁 Prith Banerjee 在 AMD Advancing AI 活动上表示，公司通过协同设计与多智能体工作流应对物理 AI 时代的芯片设计复杂度。
ChipNexus 官方动态AI 评分5858 
PrimisAI 更名为 ChipNexus，NEX 多智能体平台正式推向市场
PrimisAI 更名为 ChipNexus，将 NEX 多智能体生态作为统一商业产品推向市场，并任命拥有 30 年 Intel 经历的 Dan Elmhurst 出任 CEO。
EE TimesAI 评分3030 
Siemens EDA 详解 Fuse EDA AI 系统背后的构建思路
Siemens EDA 的 Niranjan Sitapure 与 Jeff Dyck、Ryan Silk 对谈，讲述 Fuse EDA AI 系统背后的故事与设计思路。该系统针对设计师大量时间花在工具配置、学习和调试上的问题，可自动配置复杂工具设置、诊断并修复失败的仿真，把原本耗时数小时的任务缩短到数秒。它深度集成于现有工具、环境和界面，并通过开放方式扩展到用户自有数据、工具和应用。
Real Intent 官方动态精选AI 评分6262 Real Intent 发布 Riven 签核 AI 智能体，称签核提速最高 10 倍
Real Intent 发布 Riven 签核 AI 智能体，称可在其全部静态签核工具流程中把签核提速最高 10 倍。该智能体基于生成式与智能体 AI，提供工具知识查询、违例分析与优先级排序、错误根因定位及修复建议，工程师可修改或采纳建议后再运行签核工具。
推荐理由：厂商自述称该智能体覆盖静态签核的知识查询、违例排序与根因调试，可观察AI如何接入签核流程。
ChipNexus 官方动态精选AI 评分6767 Primis AI 更名 ChipNexus 并推出智能体芯片设计平台 NEX
Primis AI 宣布更名为 ChipNexus，并推出面向半导体与硬件设计的智能体 AI 平台 NEX。NEX 可生成与重构 RTL、分析原理图、配置并运行数字与模拟仿真、排查验证失败，以及编排综合与物理设计工具，并接入现有 EDA 环境、代码仓库、自动化脚本与 CI/CD。
推荐理由：官方公告列出 NEX 可编排的 RTL、仿真、验证与综合环节，并给出独立评测中双核处理器的实现与验证案例。
Agnisys 官方动态AI 评分2727 Agnisys 将在 DAC 2026 展示 IDS-AI、IDS-NoC 与 DFT 自动化
Agnisys 宣布将在 7 月 27–29 日于长滩举行的 DAC 2026 上展示 IDS-AI、IDS-NoC 及先进 DFT 自动化。IDS-AI 是理解芯片设计意图、覆盖从黄金规范到 RTL 签核全流程的智能体 AI 框架；IDS-NoC 自动生成可扩展、无死锁的开放 SystemVerilog NoC RTL。
ChipAgents 官方新闻室AI 评分2525 
Ambiq 扩大部署 ChipAgents 智能体 AI 平台，加速超低功耗芯片设计与验证
Ambiq 在完成初步评估后扩大了 ChipAgents 智能体 AI 平台的部署范围，覆盖更多工程团队，用于加速超低功耗芯片的设计与验证。ChipAgents 平台可理解规格、RTL、仿真数据、波形等工程资料，帮助工程师自动化重复任务、加快调试。双方将继续探索智能体 AI 在低功耗半导体开发流程中的更广泛应用。
Cognichip 官方技术博客AI 评分3838 Cognichip 展示 Seascape 演示：ACI 将芯片前端设计从 20 周压缩至 10 天
Cognichip 在 EETimes Chiplet Conference 上演示了 Seascape——一个用 200 行 Python 编写的全程序化海面计算应用，其实际运行在为此定制的硬件上，含超 8 万行密集数学代码、2000 周期流水线和 256 个并行物理实例。
芯华章AI 评分2222 从卖工具到卖结果，本土EDA在Agentic EDA时代的窗口在哪里？
芯华章转载文章讨论Agentic EDA是否会给本土EDA带来新窗口，判断两种结果都会发生：若只是让AI更方便调用现有EDA工具，Cadence、Synopsys、Siemens三大家大概率更强；若价值从"买工具"转向"买结果"，本土EDA可能首次有机会不再只回答与三大家的差距，而是交付可验收的工程闭环。
DATE 设计自动化与测试大会AI 评分2222 
DATE 2027 征稿：第30届欧洲设计自动化与测试大会
DATE 2027 是欧洲设计、自动化、测试与制造领域会议的第30届，现公开征稿，研究论文（D、A、T、E 四个方向）摘要截止2026年9月13日、全文截止9月20日，录用通知11月23日。会议覆盖 IC/SoC、可重构硬件、嵌入式系统与软件的设计、测试及 EDA 工具，并设“量子计算”和“AI4EDA vs AI-Native EDA”两个新兴主题特别日。
Chipmind 官方动态AI 评分4242 
Chipmind 推出 RTL Canvas：面向芯片设计智能体的生成式 UI
Chipmind 发布 RTL Canvas，称其为芯片设计工程师与 AI 智能体之间的首个双向契约界面，工程师可在 RTL 图上直接绘制架构意图，智能体生成的改动以可视化差异回显。
芯华章AI 评分3232 所有人都在做 IC Agent，到底谁有护城河？
芯华章转载文章提出 IC Agent 的“五层地权图”，从设计意图、工程资产、工具引擎、流程闭环到 signoff 信任层划分工程控制点。文章认为护城河不在模型参数，而在谁能把 triage、RCA、repair、rerun 与证据链接入真实项目流程，并留下可复查、可复用、可签字的结果。
Chipmind 官方动态AI 评分2222 
Chipmind 参与 CHIPS-JU ODE4EC 项目启动会，聚焦开源 EDA 与 AI 芯片设计
Chipmind 宣布参与 CHIPS-JU 旗下 ODE4EC 项目并出席在米兰举行的启动会，该项目聚焦面向欧洲芯片的开源设计环境。Chipmind 在 ODE4EC-PIV 分支中贡献基于其专有 Agent Harnesses 的芯片设计学习循环，用于自主执行工作流、从错误中学习并迭代至设计正确。
ChipAgents 官方技术博客AI 评分2222 
ChipAgents 将在 DAC 2026 现场演示自主芯片设计
ChipAgents 将在 DAC 2026 展位 #1341 现场演示其多智能体平台如何在现有 EDA 工具与设计环境中自动化设计、验证和调试流程。其与 Analog Devices 的 TechTalk 将讨论智能体 AI 在架构探索、RTL 质量分析、验证加速、物理设计优化与设计收敛中的应用。
ChipAgents 官方技术博客AI 评分2222 
ChipAgents 创始人兼 CEO William Wang 获南海岸商业与科技奖年度企业家
ChipAgents 创始人兼 CEO William Wang 于 6 月 23 日在 South Coast Business & Technology Awards 获年度企业家奖，表彰其在打造品类定义性技术、推动半导体行业发展和回馈社区方面的贡献。