Rivos 基于 Real Intent Meridian RDC 的 AI LLM 芯片复位域交叉方法
Rivos 在 AI LLM 与数据分析数据中心芯片的 RTL 签核流程中采用 Real Intent Meridian RDC 做复位域交叉（RDC）签核，在 IP 与芯片两级运行其层次化流程。初始设置约需数小时，借助已有的 Meridian CDC 设置与自动生成输入文件，完整验证并清理设置约需一周；设计、架构与固件团队共同评审复位场景、违例与约束，最终签核允许部分 waiver。
NEWS / 动态
资讯 · 全部
按时间浏览，使用右上角筛选切换领域。
Real Intent 官方动态AI 评分4747 YosysHQ 官方动态AI 评分1818 
Tabby CAD Suite 20260113 版本发布
Tabby CAD Suite 的 1 月版本已开放下载，本次更新修复了 SBY 中的一个缺陷：当设计中有多个属性在精化阶段即可静态判定为真值相同，可能导致属性消失。YosysHQ 同时宣布下一场 Yosys 用户组会议将以问答形式于 2 月 12 日 18:00 CET 举行，议题涵盖形式验证、综合、插件与内部机制、贡献方式及路线图。
FOSSi FoundationAI 评分2222 
FOSSi Foundation 公布 Down Underflow 与 Latch-Up 2026 开放硅生态会议计划
FOSSi Foundation 正在筹备两场开源硅生态会议：首届澳大利亚会议 Down Underflow 定于2月28日至3月1日在悉尼举行，Latch-Up 2026 则于5月1日至3日在加拿大滑铁卢大学举办，均为免费注册参加。
CHIPS Alliance Chisel 发行AI 评分2222 Chisel v7.7.0 发布
Chisel v7.7.0 发布，新增暴露 FIRRTL memory 读写延迟参数的功能。该版本修复了 ChiselStage$ 中 DedupGroup Phase 的使用问题，并针对 Windows 下验证目录路径问题及 firtool 1.138.0 添加了 workaround。
Real Intent 官方动态AI 评分88 Rivos 采用 Real Intent Meridian RDC 的案例研究 PDF 下载
Real Intent 发布 Rivos 使用 Meridian RDC 的案例研究 PDF，需注册登录后下载。页面未披露该案例的具体设计规模、工艺节点或检查结果。
FOSSi FoundationAI 评分1818 FOSSi Foundation 首届 Down Underflow 2026 在悉尼举办，公布首批演讲嘉宾与场地
FOSSi Foundation 首届澳洲开源硅会议 Down Underflow 2026 将于 2 月 28 日在悉尼举行，免费参加但需注册。首批演讲涵盖 wafer.space 开源流片、OpenROAD 的 RTL 到 GDS 教学、基于 Slang 的 Verilog 工具、Cocotb 更新及初创公司使用开源硅工具与 IP 的经验。
FOSSi FoundationAI 评分1515 FOSSi Foundation 宣布 Latch-Up 2026 将于 5 月在加拿大滑铁卢大学举办
FOSSi Foundation 宣布开源硅会议 Latch-Up 2026 将于 5 月 1-3 日周末在加拿大安大略省滑铁卢大学举行，这是该会议首次落地美国以外。
ChipAgents 官方技术博客AI 评分2222 
ChipAgents 宣布通过 SOC 2 Type II 合规认证
ChipAgents 宣布已通过 SOC 2 Type II 合规认证，称这是其在企业级安全与运营规范上的重要里程碑。公司表示该认证体现其内部管控与治理能力，可满足对安全要求严格的大型半导体企业；其 Renoir 模型支持气隙、本地部署，客户设计数据隔离且不用于训练其他客户模型。
Verilator／VeripoolAI 评分5252 Verilator 5.054 发布，拆分分支覆盖率选项并扩展约束与 SVA 支持
Verilator 5.054 发布，将 `--coverage-branch` 从 `--coverage-line` 中拆出，此前使用 `--coverage-line` 的用户可能需要补加该选项。
Silimate 官方动态AI 评分3030 
Silimate 2025 年终回顾：Preqorsor v1.0 与 SMDB 进展
Silimate 回顾 2025 年实现超 20 倍 ARR 增长、覆盖 10 多家客户并实现盈利，团队从 3 人扩至 6 人。首款产品 Preqorsor 迭代至稳定 v1.0，提供快速 PPA 预测与优化，v2.0 将加入 RTL 级动态功耗预测与优化，底层技术已获专利。第二款产品 SMDB 为面向芯片设计师的 AI 调试与根因分析工具，已帮助解决多个真实缺陷。
奇捷科技AI 评分1212 
奇捷科技入选德勤“2025中国明日之星”榜单
奇捷科技入选德勤中国“2025中国明日之星”榜单，颁奖典礼于12月16日在江苏无锡举行。该榜单评选中国市场内创新能力突出、成长潜力显著、商业表现卓越的企业，奇捷科技称其产品和服务已在众多芯片设计企业得到应用和认可。
奇捷科技AI 评分2222 
EDA资深专家金峻出任奇捷科技应用工程总监
形式验证与功能性ECO领域资深专家金峻于2025年12月8日加入奇捷科技，担任应用工程总监，负责客户支持与深度解决方案设计。金峻拥有超过二十年经验，曾在Cadence担任产品工程师及AE架构师，负责LEC、Low Power及ECO等解决方案落地。奇捷科技称其专长将推动ECO产品价值落地与服务升级。
芯行纪AI 评分2222 
芯行纪AmazeME-FP获2026 IC风云榜“年度优秀创新奖”
芯行纪凭借AI+EDA创新产品机器学习优化工具AmazeME-FP，在12月20日上海举行的2026半导体投资年会暨IC风云榜颁奖典礼上获“年度优秀创新奖”。该奖由半导体投资联盟超百家会员单位及五百余位行业CEO评出，表彰打破技术垄断、实现关键环节自主化的创新成果。
CHIPS Alliance Chisel 发行AI 评分2222 Chisel v7.6.0 发布
Chisel v7.6.0 发布，core 为端口 Seq 新增 associate 方法，并为 UnitTests main 增加 runpath 选项。后端代码生成修复了连接右侧视图的名称前缀问题，1-1 视图前缀改为取自视图目标名，涉及 FlatIO 常见场景。此外为更多模块类型添加源定位器，改进 svsim 非法 poke 的错误信息，并将 commons-text 更新至 1.15.0。
CHIPS AllianceAI 评分2222 CHIPS Alliance 执行董事 Rob Mains 谈开源硅的信任、工具与未来
CHIPS Alliance 执行董事 Rob Mains 在开发者访谈中回顾从 IBM 到 Oracle 的硅开发全栈经历，提出开源硅应聚焦各方共需的基础组件，让企业把资源投向差异化创新。他以 Caliptra 为例称开源硬件 IP 已能设计、集成进 SoC 并量产部署，生产就绪需靠多次流片与持续使用来证明。他指出 DRC 与形式验证仍需与代工厂深化协作，规模化协作的最大障碍是信任而非技术。
UCIe ConsortiumAI 评分3030 
UCIe Consortium 2025 年度回顾：UCIe 3.0 规范与生态进展
UCIe Consortium 回顾 2025 年进展，核心是 UCIe 3.0 规范支持 48 GT/s 和 64 GT/s 数据传输速率，并带来架构更新以提升带宽密度、能效与系统级可管理性。
Sigasi 官方动态AI 评分1515 Sigasi Visual HDL 面向 (E)CAD 经理的 7 项优势
Sigasi Visual HDL 面向 (E)CAD 经理列出 7 项优势，核心是把 IDE 级智能引入 VHDL、SystemVerilog 及混合语言设计。
Chipmind 官方动态AI 评分4040 Chipmind：超越 RTL，处理数字设计的长尾交付物
Chipmind 官方阐述其 AI 设计助手将 IP-XACT（IEEE 1685）、SystemRDL 等标准化元数据作为一等输入输出，并同步生成寄存器映射、文档与固件头文件。
Sigasi 官方动态AI 评分2222 Sigasi 解读 2024 Wilson 功能验证报告：验证正在吞噬芯片项目进度
Sigasi 援引 2024 Wilson Research Group 功能验证趋势报告指出，2024 年仅 14% 的 IC/ASIC 项目实现首次流片成功，为近 20 年最低；FPGA 项目仅 13% 无重大缺陷逃逸。
Sigasi 官方动态AI 评分2929 Sigasi Visual HDL 下载量突破 12,000 次
Sigasi Visual HDL 自 2024 年 6 月 19 日发布以来，在 VS Code 市场下载量已超 12,000 次，不含官网直接下载。月下载速度从 2024 年 6 月至 2025 年 9 月的 650 次升至目前超 2,000 次，达到 10,000 次用了一年多，之后不到 2 个月又增 2,000 次。
FOSSi FoundationAI 评分2222 
El Correo Libre 第92期：Advent of FPGA 竞赛、COSMIC 安全飞地项目与 FuseSoC 新增 SPDX 支持
Jane Street 工程师 Anish Singhani 发起 Advent of FPGA 竞赛，要求用可综合硬件解决 Advent of Code 2025 题目，提交截止 2026 年 1 月 16 日，奖品含 UltraScale+ FPGA 开发板。
CHIPS Alliance Chisel 发行AI 评分2222 Chisel v7.5.0 发布：ExtModule 与 Params 移出 experimental 并弃用
Chisel v7.5.0 将 ExtModule 和 Params 移出 experimental 并标记弃用，同时弃用 BlackBox 以改用 ExtModule。该版本修复了域关联中的简单视图支持、ExtModule 端口视图的 boring taps，并支持绝对路径 source locators；CIRCT 依赖从 firtool-1.137.0 升至 firtool-1.138.0。
CHIPS AllianceAI 评分3333 SiFive 工程师 Jack Koenig 谈 Chisel 与 FIRRTL 的开源芯片设计演进
SiFive 高级主任工程师 Jack Koenig 是 Chisel 与 FIRRTL 项目任职最久的维护者之一，十年来参与将 FIRRTL 从原型推进到生产，并推动其 Scala 重实现及基于 MLIR 的 CircuitIR 重写。
YosysHQ Yosys 综合发行AI 评分5858 Yosys 0.60 发布，新增 SDC 读取与 OpenSTA 集成
Yosys 发布 0.60 版本，新增用于读取 SDC 文件的 sdc 命令，并加入实验性的 sdc_expand 与 opensta 命令用于 OpenSTA 集成。该版本还新增 icell_liberty 命令，read_verilog 支持无尺寸参数，并增加静态库编译选项。
YosysHQ 官方动态AI 评分2020 YosysHQ 发布 Tabby CAD Suite 20251203 版本
YosysHQ 发布 Tabby CAD Suite 20251203 版本，本次更新继续聚焦底层执行时间与可维护性改进，没有大的用户可见变化。同期 Matt 为 DVWorld 做了题为“Formal Verification Adoption Made Easy”的演讲。
Sigasi 官方动态AI 评分2222 Sigasi Visual HDL 验证框架网络研讨会点播上线
Sigasi 上线其 2026 年首场网络研讨会点播，演示如何用 Sigasi Visual HDL 的 shift-left 方法在验证阶段节省时间与成本，面向 SystemVerilog 与 VHDL 的设计和验证工程师。
CHIPS Alliance Chisel 发行AI 评分2222 Chisel v7.4.0 发布
Chisel v7.4.0 发布，将 ClassType 中的 object Type 改为 public，并新增 SimulationTest 标记。svsim 修复了 VCS 2024+ 的 FSDB 生成问题并改用 filelist 指定源文件，CIRCT 依赖从 firtool-1.135.0 升至 firtool-1.137.0，同时升级至 Scala 2.13.18。
UCIe ConsortiumAI 评分3838 
UCIe 联盟研讨会：Chiplet 生态协作与 UCIe 3.0 采用进展
UCIe 联盟举办研讨会，Alphawave Semi、Siemens EDA、Synopsys、Cadence 与 Ayar Labs 等成员公司探讨 UCIe 如何加速 chiplet 设计。
NVIDIA 官方动态AI 评分3838 
NVIDIA Nemotron Labs：专用 AI 智能体重塑业务的三种方式
NVIDIA Nemotron Labs 博客展示 CrowdStrike、PayPal 和 Synopsys 基于 NVIDIA Nemotron 开放基础模型结合自有数据构建专用 AI 智能体的三种实践。
CHIPS Alliance精选AI 评分7878 Verilator 无需补丁即可展开上游 UVM 2017-1.0
CHIPS Alliance 宣布开源 RTL 仿真器 Verilator 现在可以展开上游 UVM 2017-1.0，无需任何补丁或变通方案。这一进展由 Antmicro 在 CHIPS Alliance 内主导，Verilator 维护者 Wilson Snyder 及开源社区参与补充。
推荐理由：开源仿真器 Verilator 无需补丁即可展开上游 UVM 2017-1.0，文中给出复现步骤与后续路线。
培风图南AI 评分5858 培风图南发布 TCAD 套件 Mozz 2025.10 版本
苏州培风图南半导体发布工艺与器件仿真套件 Mozz 2025.10 版本，新增三维工艺形貌仿真工具 Mozz ProcEmu、Mozz ProcFlow、Mozz Analytics 和基于有限差分法的三维 RC 参数提取工具 Mozz RCExFD。
芯行纪AI 评分2222 
芯行纪亮相ICCAD 2025，展示AI驱动数字实现EDA工具
芯行纪在ICCAD-Expo 2025展出AI驱动的全自研数字实现EDA工具，包括中国首款全自研数字布局布线工具AmazeSys、智能布局规划工具AmazeFP及机器学习优化工具AmazeME-FP、AmazeME-Place。公司资深工程总监陈小利在演讲中称，AI在布局布线、时序优化、DRC收敛等环节作用突显，相关工具已在RISC-V core、复杂接口模块、GPU硬件加速项目中实践。
Sigasi 官方动态AI 评分2525 Sigasi Visual HDL 在 Google Antigravity 中运行验证
Sigasi 运营副总裁 Mark Christiaens 在 Fedora 43 上试用 Google 随 Gemini 3 发布的智能体开发平台 Antigravity，确认现有 VS Code 版 Sigasi Visual HDL 扩展无需修改即可安装运行，项目可被完整分析并支持图表、导航与文档功能。
NVC VHDL编译器发行AI 评分1010 NVC VHDL 编译器 1.18.2 发布
NVC VHDL 编译器发布 1.18.2 小版本错误修复更新，修复了一处会导致 `x * x` 结果为零的误优化（#1338，来自 @Blebowski），并解决了 #1239、#1332、#1334、#1335、#1347、#1348 等若干其他小问题。
FOSSi cocotb芯片验证官方技术博客精选AI 评分6262 cocotb 2.0 发布，聚焦开发者体验并调整编程接口
基于 Python 的芯片验证框架 cocotb 发布 2.0，2.0.0 于 9 月在 ORConf 现场发布，本周推出 2.0.1。官方称该版本聚焦开发者体验，部分行为调整涉及编程接口，部分测试平台需按迁移指南从 1.x 升级，许多测试平台可不经修改直接运行。
推荐理由：官方说明 cocotb 2.0 聚焦开发者体验并调整编程接口，部分测试平台需按迁移指南更新。
芯和半导体AI 评分2828 
芯和半导体与联想集团签署EDA Agent战略合作协议
芯和半导体与联想集团正式签署EDA Agent战略合作协议，聚焦EDA设计全流程智能化升级。联想研发副总裁马朝春称，双方联合研发的EDA Agent已实现多项关键突破，并与AI PC的多模态交互、硬件知识库加密及端云智能调度方案深度耦合。芯和将把获国家科技进步一等奖的多物理场引擎技术与联想系统设计流程结合，推动AI PC等智能终端规模化落地。
NVIDIA 官方动态AI 评分2222 
NVIDIA 在 SC25 展示 BlueField-4 DPU、Quantum-X 光子交换机与 Apollo 物理 AI 开放模型
NVIDIA 在 SC25 上展示了 BlueField-4 DPU、Quantum-X Photonics InfiniBand CPO 交换机及 AI 物理开放模型家族 Apollo，BlueField-4 结合 64 核 Grace CPU 与 ConnectX-9 网络。
NVIDIA 官方动态精选AI 评分6262 NVIDIA 发布开放模型家族 Apollo，面向半导体与工程仿真
NVIDIA 在 SC25 大会上发布开放模型家族 Apollo，面向工业与计算工程仿真，覆盖电子器件与半导体、结构力学、天气气候、计算流体力学、电磁和多物理场等领域。
推荐理由：NVIDIA 发布面向科学仿真的开放模型家族 Apollo，其中半导体方向覆盖缺陷检测与计算光刻，并列出多家 EDA 与设备厂商的接入意向。
FOSSi FuseSoC构建管理发行AI 评分2222 FuseSoC 2.4.5 发布
FuseSoC 2.4.5 发布，新增基于 URL 的库同步支持，并加入 SPDX 生成过滤器。该版本还修正了 copyto 到目录时的 EDAM 文件名，并在过滤器出错时输出堆栈跟踪。
CHIPS AllianceAI 评分2222 CHIPS Alliance TAC 主席 Aaron Cunningham 谈开源硅协作的治理与项目健康
CHIPS Alliance 技术咨询委员会（TAC）主席、Google 技术项目经理 Aaron Cunningham 将工作重心放在治理文档、项目生命周期与沙箱定义等基础结构上，而非编写 HDL。