Agnisys 谈芯片设计方法：从可执行规范自动生成 RTL、UVM 与 C/C++ 测试
Agnisys 介绍以可执行规范为单一事实来源的“规范自动化”方法，从规范自动生成 RTL、UVM 测试及 C/C++ 测试代码。可自动生成的部分包括可编程寄存器、存储器、状态机、总线接口、CDC 逻辑与功能安全机制等，寄存器测试覆盖间接、索引、只读/只写等多种类型。该方法用于设计、验证、软件开发与硅前硅后验证，规范变更后重新生成即可保持各团队同步。
NEWS / 动态
#芯片EDA
按时间浏览，使用右上角筛选切换领域。
Agnisys 官方动态官方发布AI 评分2020
Baum Design Systems 官方动态官方发布AI 评分2828 Baum Design Systems 赞助 2026 系统半导体低功耗设计黑客松
Baum Design Systems 赞助了由光云大学半导体设计教育中心与半导体特色化大学事业团主办的“2026 系统半导体低功耗设计黑客松”，并提供 PowerWurzel、PowerSpion 授权及技术支持。
LLVM CIRCT电路中间表示发行官方发布AI 评分2222 CIRCT 电路中间表示工具 firtool-1.162.0 发布
CIRCT 项目发布 firtool-1.162.0，更新涵盖 PyCDE、ExportVerilog、FIRRTL、ESI、SV 等组件。PyCDE 新增带可调用分支的 If 构造并支持导入外部提供的包，ExportVerilog 新增 sv.var 声明支持与 emitPortType 降级选项，ESI 运行时提升 ABI 版本并拒绝不兼容清单。
芯行纪官方发布AI 评分2222 
芯行纪亮相湾芯展：数字实现EDA方案聚焦复杂SoC与先进工艺收敛
芯行纪在2026湾芯展上围绕复杂SoC大规模设计、国产先进工艺快速收敛及AI Agent重塑数字实现EDA竞争力等工程问题与产业伙伴交流。其以全自研数字布局布线工具AmazeSys为核心，联合AmazeFP、AmazeDRCLite及AmazeME系列机器学习优化工具构成数字实现EDA平台，已落地国内50余家头部芯片设计与制造企业，覆盖RISC-V核、高速接口模块、SoC等项目。
Siemens Calibre 官方技术博客官方发布精选AI 评分6262 Siemens 将 NVIDIA cuLitho 集成进 Calibre，光刻优化最高提速 12 倍
Siemens Digital Industries Software 与 NVIDIA 将 GPU 加速计算光刻库 cuLitho 集成进 Siemens Calibre，在 OPC 等光刻优化负载上实现最高 12 倍加速。
推荐理由：原文给出 Calibre 与 cuLitho 集成在光刻优化负载上的加速倍数与仿真区间，可用于判断 GPU 加速在 OPC、ILT 流程中的接入位置。
Agnisys 官方动态官方发布AI 评分3333 Agnisys 2026 Q3 通讯：IDS-AI 验证流水线与 SystemRDL 严格合规等更新
Agnisys 发布 2026 Q3 通讯，重点介绍 IDS-AI 以可核查、可引用的流水线方式支撑 AI 对规格的每项判断，而非仅凭模型结论。
Agnisys 官方动态官方发布AI 评分3838 Agnisys 与 Axiomise 合作加速 NoC 设计与形式化签核
Agnisys 与 Axiomise 宣布合作，将 Agnisys 的 IDS-NoC 自动 NoC 生成与 Axiomise 的 nocProve 形式化验证技术结合，面向 AI 处理器、GPU 和 AI 推理引擎等 NoC 设计。双方称该组合旨在缩短上市时间、提升复杂 NoC 设计的质量与验证置信度，减少流片前意外和重投片。
ChipAgents 官方新闻室官方发布精选AI 评分7272 
ChipAgents 与 NVIDIA 推出 Build-A-Chip-Bench 端到端芯片设计基准
ChipAgents 与 NVIDIA 合作推出 Build-A-Chip-Bench，用于评估 AI 智能体能否从设计规格一路完成数字 IC 物理实现并得到通过验证的 GDS，覆盖架构、RTL、功能验证、综合、布局布线、时钟树综合、时序与功耗签核及物理验证等环节。
推荐理由：该基准把评估从 RTL 生成延伸到物理实现与签核，其初测结果可用于比较智能体在功能与 PPA 之间的落差。
思尔芯官方发布精选AI 评分6262 思尔芯与亚科鸿禹签署合并重组协议，合力打造数字前端EDA平台
思尔芯宣布与无锡亚科鸿禹签署合并重组协议，交易完成后两家公司将合并为一家EDA平台公司，并引入新增资金数亿元。资金将重点投向高端验证与仿真方向的研发攻坚、工程团队扩充与客户支持体系建设，华大九天、大湾区基金、央企战略性新兴产业发展基金等投资方将参与赋能。
推荐理由：思尔芯与亚科鸿禹签署合并重组协议并引入数亿元资金，可用于观察国产数字前端EDA在硬件仿真方向的整合路径。
YosysHQ Yosys 综合发行官方发布AI 评分2727 Yosys 0.70 发布
Yosys 0.70 发布，新增 optbarriers 实验性优化屏障插入流程，并为 flatten 和 prep 增加 -barriers 选项。新增 mcm 流程用共享加法器图替换常数乘法器，alumacc 增加 -macc-only，rmports 增加 -purge，ltp 增加 -select，同时移除 read_xaiger2 流程。终端模式新增彩色日志输出。
YosysHQ 官方动态官方发布AI 评分1818 
YosysHQ 发布 Tabby CAD Suite 20261013 版本
YosysHQ 发布 Tabby CAD Suite 20261013 版本，可下载，该版本包含底层性能改进与缺陷修复。另悉，下次 Yosys 用户组会议上 Hendrik 将介绍 EDAcation——一个把开源 FPGA 工具链整合进单一学生友好环境的 Visual Studio Code 扩展。
Siemens Calibre 官方技术博客官方发布AI 评分5858 
Siemens 博客介绍用 Insight Analyzer 结构分析定位模拟电路浮空网络
Siemens Calibre 博客介绍用 Insight Analyzer 做结构签核，从 VDD、GND 等已知电压源沿电路图传播，标出在给定使能/关断配置下缺少直流路径的网络。
合见工软官方发布AI 评分3636 
合见工软UVHP硬件仿真加速验证平台获第26届工博会CIIF集成电路创新成果奖
合见工软数据中心级全场景超大容量硬件仿真加速验证平台UVHP在第26届工博会上获“CIIF集成电路创新成果奖”。该平台单机架容量达57亿门，级联可扩展至460亿门，集成自研RTL综合工具UVSyn，填补了国产商用硬件加速器在千片FPGA规模级别的空白。自2024年面世以来，UVHP已应用于AI智算、HPC超算、AD/ADAS智驾等高端芯片开发。
ChipAgents 官方新闻室官方发布AI 评分1515 
ChipAgents 工程负责人 Mehir Arora 入选 2026 SEMICON West 20 Under 30
ChipAgents 工程负责人、首位员工 Mehir Arora 入选 2026 SEMICON West 20 Under 30，该 SEMI 奖项表彰微电子供应链中展现领导力、协作与创新的青年从业者。他参与设计 ChipAgents 最初产品、对接早期客户并推动工程团队成长，现主导半导体设计 AI 系统的研发，重点包括领域专用智能体系统、模型训练基础设施与物理智能工具。
芯和半导体官方发布AI 评分4040 
芯和半导体Notus封装PCB多物理仿真平台获2026中国工博会国芯展创新成果奖
芯和半导体Notus封装PCB多物理仿真平台在2026中国工博会上获国芯展创新成果奖，这是其系统级EDA连续第二年在该展会获奖。Notus集成信号、电源、电热、热应力等多物理仿真能力，并引入AI智能体平台AgentEvo参与问题定位与设计优化。芯和称该平台已在芯耀辉、易卜半导体、英韧科技、超聚变及联想等用户场景中形成验证。
合见工软官方发布精选AI 评分6262 
合见工软UVS+完成香山处理器全功能适配，单核仿真性能提升达2倍
合见工软与北京开源芯片研究院宣布，其自研数字仿真器UVS+已完成香山高性能开源RISC-V处理器的全功能适配，在支持调试、覆盖率收集等全功能基础上，单核仿真性能相较国际领先产品提升高达2倍。
推荐理由：合见工软公布UVS+与香山处理器的适配范围与联合测试性能数据，可用于了解国产仿真器在RISC-V验证中的接入方式。
YosysHQ 官方动态官方发布AI 评分5252 
YosysHQ 博客介绍 EDAcation：把 FPGA 硬件综合过程可视化
YosysHQ 博客刊出 Hendrik Folmer 的客座文章，介绍 EDAcation 这一 Visual Studio Code 扩展，它把开源 FPGA 工具链整合进单一环境，将综合、布局布线与可视化放在同一工作流中。
UCIe Consortium官方发布AI 评分2222 
UCIe 晶圆厂问答：Intel Foundry Services 与 Samsung Foundry 谈 Chiplet 架构的未来
UCIe Consortium 发布对 Intel Foundry Services 和 Samsung Foundry 的问答，讨论 chiplet 架构采用趋势与 UCIe 互连标准的作用。
Siemens Questa / Verification Horizons 官方博客官方发布AI 评分2222 
在 ITC 2026 上了解更智能的 In-System Test 验证方法
西门子将在 ITC 2026 展台演示其 In-System Test 验证方法，把 Tessent 实现与 Questa One、Veloce CS 验证技术连成可扩展的分阶段流程。
LibreLane ASIC设计流程发行官方发布AI 评分1212 LibreLane ASIC 设计流程 3.0.16 发布
LibreLane ASIC 设计流程发布 3.0.16 版本，修正了时序收敛文档中的保持到达时间公式，并修复 Yosys 综合中 SYNTH_DRIVING_CELL 的无效使用问题。新贡献者 @000wahab000 提交了文档修正。
DAC 设计自动化大会官方发布AI 评分2222 2027 DAC（Chips to Systems Conference）开放征稿，聚焦 AI 重塑芯片与系统设计
DAC 2027 已开放征稿，会议将于 2027 年 7 月 11–14 日在圣何塞会议中心举行，这是 DAC 首次在圣何塞举办。征稿覆盖 AI、Design、EDA、Security 与 Systems 五大方向，设研究论文、工程报告、专题讨论、工作坊与教程等投稿形式，关注 AI 应用算力需求及 agentic AI 进入设计流程带来的性能、功耗、验证、安全与系统集成新问题。
LibreLane ASIC设计流程发行官方发布AI 评分1818 LibreLane ASIC 设计流程 3.0.15 发布
LibreLane ASIC 设计流程发布 3.0.15 版本，修复 Verilator.Lint 在 PDK define 中将“-”替换为“_”的问题。该修复由 @mole99 提交，完整变更记录见 Full Changelog。
LLVM CIRCT电路中间表示发行官方发布AI 评分2222 CIRCT 电路中间表示工具 firtool-1.161.0 发布
CIRCT 项目的 firtool 发布 1.161.0 版本，FIRRTL 优化器现可保留寄存器初始值，SystemVerilog 方言新增核心 !sv.net 与 !
Siemens Questa / Verification Horizons 官方博客官方发布AI 评分5858 
UALink over UCIe 3.0：面向 Chiplet 设计的性能优化解析
Siemens Verification Horizons 博客解析 UALink over UCIe 3.0 如何为 Chiplet 加速器系统提供互联架构。
CHIPS Alliance Chisel 发行官方发布AI 评分2222 Chisel v7.16.0 发布
Chisel v7.16.0 发布，Cat 中保留字面量，chiseltest 基本重新实现 verify 函数。修复 Scala 2 中 @public 构造函数 val、connect/bulkConnect 硬件错误区分 LHS/RHS、异常抛出时 DynamicContext 状态泄漏，以及 Bool 调整大小时给出描述性错误。
Synopsys 官方新闻RSS官方发布精选AI 评分6060 
Synopsys 在 2026 投资者日公布增长战略与长期财务模型
Synopsys 在 2026 投资者日公布长期增长战略与财务模型，预计 2027 财年营收同比增长约 15% 至 11.15 亿美元区间中值。
推荐理由：投资者日披露的长期财务框架与 AOIP、GPT-Synopsys 合作，可用于观察 EDA 厂商在 AI 设计上的商业路径。
Synopsys 官方新闻RSS官方发布精选AI 评分7070 
Synopsys 与 OpenAI 宣布战略合作，共同开发芯片设计专用模型 GPT-Synopsys
Synopsys 与 OpenAI 宣布签署多年战略合作协议，共同开发芯片设计专用模型 GPT-Synopsys，OpenAI 将授权使用 Synopsys 的 EDA 工具来开发该模型，双方还约定收入分成与联合市场推广。
推荐理由：Synopsys 与 OpenAI 签署多年协议共同开发芯片设计专用模型，原文交代了分工、收入框架与早期客户接洽状态。
Siemens Calibre 官方技术博客官方发布AI 评分4242 
解决 CFET 与背面供电的寄生提取挑战
Siemens Calibre xACT 支持 CFET 建模，并覆盖正面与背面金属层、界面、硅通孔及复杂布线图形的提取，用于分析 CFET 与埋入式电源轨结构中的寄生电阻和电容。
Synopsys 官方新闻RSS官方发布AI 评分2525 
Synopsys 举行 2026 投资者日
Synopsys 于 9 月 30 日在纽约举行 2026 投资者日，总裁兼 CEO Sassine Ghazi、CFO Shelagh Glaser 与首席产品开发官 Shankar Krishnamoorthy 出席并发言。Ghazi 与 Glaser 还在现场回答了观众提问。
Synopsys 官方新闻RSS官方发布精选AI 评分6060 
Synopsys 与亚马逊达成多年 IP 协议，金额超 10 亿美元
Synopsys 宣布与亚马逊达成多年战略协议，金额超 10 亿美元，亚马逊成为其应用优化硅 IP 业务的首个主要客户，协议同时扩展亚马逊对 Synopsys EDA、仿真与分析及智能体 AI 技术的使用。
推荐理由：协议把 Synopsys 的 IP、EDA 与智能体 AI 打包进亚马逊定制芯片流程，并采用许可加版税的商业模式。
slang SystemVerilog编译器发行官方发布AI 评分3838 slang SystemVerilog 编译器发布 v12.0
slang SystemVerilog 编译器发布 v12.0，新增 `--allow-cross-auto-bin-max` 以兼容 SystemVerilog 3.1a 的 `cross_auto_bin_max` 覆盖选项。
Sigasi 官方动态官方发布AI 评分4242 Sigasi Visual HDL 在 VS Code Marketplace 下载量突破 20,000
Sigasi Visual HDL 在 VS Code Marketplace 的下载量突破 20,000，第二个 10,000 用时不到 12 个月，快于首个 10,000 的 15 个月。
LLVM CIRCT电路中间表示发行官方发布AI 评分2222 CIRCT 电路中间表示工具 firtool 1.160.0 发布
CIRCT 项目的 firtool 发布 1.160.0，同步更新 LLVM，并新增 AXI4 交叉开关 op 与 verify-axi4-networks 验证 pass，可对交叉开关 outstanding 计数不足发出警告。
Siemens Questa / Verification Horizons 官方博客官方发布AI 评分4040 
从PCIe到UCIe：Chiplet集成如何延续PCIe生态
随着芯片从单片SoC转向Chiplet架构，PCIe 8.0流量可通过UCIe 3.0在封装内裸片间传输，同时保留PCIe协议模型与软件生态。Siemens Avery PCIe VIP与Avery UCIe VIP提供跨层验证框架，覆盖电源管理、复位、重训练、恢复、降级链路与链路错误处理，并含合规测试套件验证事务顺序、载荷完整性与信用恢复。
Synopsys 官方新闻RSS官方发布精选AI 评分6060 
Synopsys 与台积电合作推进 A14 认证流程与智能体 AI 工作流
Synopsys 宣布与台积电在 A14 设计使能、智能体 AI 工作流、CoWoS 多die 设计与多物理场签核上展开新合作，数字与模拟流程已获 A14 认证。
推荐理由：Synopsys 与台积电公布 A14 认证流程、智能体工作流与 CoWoS 多die 支持，可用于对照先进节点设计接入条件。
芯华章官方发布AI 评分2222 芯华章携手近二十家“Token工厂”龙头共建国产AI生态闭环
9月23日，芯华章与芯擎科技在南京江北新区共同协办AI智能体产业落地闭门研讨会，摩尔线程、无问芯穹、盛科通信、上海兆芯等近二十家产业链企业参会，围绕EDA工具、车规芯片、通用算力与智能汽车应用探讨协同路径。芯华章称已完成面向智能体的设计验证双系统迭代升级，在客户项目中实现数十倍验证效率提升，并以结果交付为导向联合生态伙伴输出覆盖全数字流程、接口IP、融合算力与大模型底座的整套解决方案。
Sigasi Visual HDL发行说明 官方动态官方发布AI 评分4040 Sigasi Visual HDL 2026.4 发布：新增 Analysis Effort 配置与许可调整
Sigasi Visual HDL 2026.4 新增可配置的 Analysis Effort，对 IP 和库选用 Minimal 模式后仅做索引等最小处理，引用仍保留，但速度更快、内存占用更低且不再报告这些问题。
DAC 设计自动化大会官方发布AI 评分2020 DAC 2027 公布执行委员会名单，David Z. Pan 任大会主席
DAC 2027 公布执行委员会名单，得州大学奥斯汀分校教授、DeepWeave 联合创始人兼 CTO David Z. Pan 出任大会主席，Cadence 软件工程组总监 Natarajan Viswanathan 任副主席。
FOSSi Foundation官方发布AI 评分2222 
FOSSi Foundation《El Correo Libre》第100期：ORConf 2026、FuseSoC 15周年与OpenTitan Peppermint
FOSSi Foundation发布《El Correo Libre》第100期，回顾ORConf 2026以近200名注册者、60余场演讲成为迄今最大一届。开源包管理与构建工具FuseSoC迎来15周年，已支持EDAM过滤器、虚拟核冲突处理、Edalize流程API及GHDL仿真器等，源码以BSD 2-Clause许可发布。
NVC VHDL编译器发行官方发布AI 评分4242 NVC VHDL 编译器 1.23.0 发布
NVC VHDL 编译器发布 1.23.0 版本，新增对 SystemVerilog 赋值模式表达式、过程断言和定宽类型转换的支持，并可通过捆绑的 VHPI 插件实现随机信号初始化以排查复位问题。